博客

System Generator从入门到放弃(六)——利用Vivado HLS block实现Vivado HLS调用C/C++代码

关键词： System Generator, Vivado HLS
 ug948中提供的官方例程为图像的中值滤波，该设计将一副256*256大小的RGB图像，添加噪声后提取出其中的Y通道，使用C++语言完成中值滤波。该设计将在Simulink环境下进行仿真。本次设计的流程是利用Vivado HLS建立C/C++代码，Export RTL–>System Generator–>Vivado

Petalinux初学者快速入门教程

关键词： Petalinux
先去官网下载一个对应的bsp包，如果没有，可以自定义工程，自己建自己的项目，在开始阶段，先用bsp熟悉一下开发流程：

modelsim仿真调用xilinx IP的一种方法（转）

关键词： Modelsim, xilinx-IP
网上有一些文章描述modelsim与vivado的联合仿真方法，一般都是在vivado的tool工具中选择编译仿真模型，然后选择器件进行编译，最后用生成的modelsim.ini去替换modelsim目录下的相同文件

Zedboard学习（四）：PS+PL搭建SoC最小系统

关键词： ZedBoard, Zynq
Zynq最核心的设计理念就是软件加硬件，即PS+PL。通过软硬件协同设计，结合了FPGA与双arm9内核，对于嵌入式拥有极大的优势。整个片上系统主要使用资源：ZYNQ系列FPGA XC7Z020、2片DDR、串口芯片（USB转UART）。Zedboard板子自带了这些资源，不需要另外添加模块。

System Generator从入门到放弃(五)——Black Box调用HDL代码

关键词： System Generator, HDL代码
System Generator是Xilinx公司进行数字信号处理开发的一种设计工具，它通过将Xilinx开发的一些模块嵌入到Simulink的库中，可以在Simulink中进行定点仿真，可以设置定点信号的类型，这样就可以比较定点仿真与浮点仿真的区别。并且可以生成HDL文件，或者网表，可以在ISE中进行调用。或者直接生成比特流下载文件。能够加快DSP系统的开发进度。 一、Black... 阅读详情

定制PYNQ的overlay

关键词： PYNQ, overlay
一、用HLS生成一个定制IP（加速器） （1）首先打开vivado hls，本人的版本是2017.2，点击创建一个新工程。 （2）设置工程名和路径，顶层函数设置为add，创建一个新的C++程序，名字叫做adder.cpp,不用在testbench中添加文件。 选择板子的时候搜索xc7z020clg400-1，这是PYNQ的板子号，选择完成。

ZYNQ+Vivado2015.2系列（十四）按键中断控制LED亮灭

关键词： Zynq, Vivado2015.2, ZC702
前面我们介绍了按键中断，其实我们稍作修改就可以用按键控制LED了。做个小实验，两个按键分别控制两个led亮灭。 板子：zc702。 硬件部分 添加zynq核： 勾选串口用于打印信息，勾选EMIO，我们控制两个led，所以需要2bit PL 到PS的中断勾选上： PL时钟什么的都用不到，我们用的按键不需要时钟，EMIO属于PS。 再添加一个concat IP用于合并两路按键信号：

System Generator从入门到放弃(四)——利用MCode调用MATLAB代码

关键词： System Generator, Matlab
FPGA设计中经常用到一些控制逻辑，如有限状态机（FSM），如果用各种block搭建一个FSM比较麻烦。System Generator支持调用MATLAB代码，通常可以编写MATLAB代码来实现FSM等控制逻辑，通过MCode block调用到System Generator设计中。

FPGA挂载NVME SSD（二）

关键词： FPGA, NVMe SSD
1. 首先要在Ubuntu下安装Petalinux 2017.2 2. 设置Petalinux 环境变量 source //settings.sh 3. 新建目录~/projets/fpga-drive-aximm-pcie 4. 把Windows下的Vivado工程复制到~/projets/fpga-drive-aximm-pcie下 5. 新建Petalinux工程 petalinux-... 阅读详情

System Generator从入门到放弃(三)——Digital Filter

关键词： Simulink, System Generator
Simulink中的仿真模型为连续时间系统，数据格式多种多样；而FPGA中为离散时间系统，数据必须用一定的位数进行量化。两者之间必须要进行从连续到离散的转换、数据格式的转换，否则无法进行正确的FPGA设计

ZYNQ Linux开发——ZedBoard使用ubuntu16.04文件系统+桌面

关键词： LINUX, ubuntu16.04, ZedBoard, Zynq
文件系统用的Koheron提供的ubuntu16.04，将镜像文件解压后可以直接使用文件系统，具体使用命令的命令是fdisk 和mount

PCIx系列之“PCIe总线硬件设计”

关键词： PCIe总线
本文主要介绍一些常见的PCIe设计方案，针对PCIe接口的PCB设计。

FPGA挂载NVME SSD（一）

关键词： FPGA, SATA-SSD
FPGA挂载SATA SSD需要SATA IP，IP报价动辄十几W，开源的IP也有，但都是基于V6或者V5等老器件的。现在好了，NVME SSD大行其道，而且不需要IP，可以说为广大爱好者带来的福音

ZYNQ+Vivado2015.2系列（十三）私有定时器中断

关键词： Vivado2015.2, Zynq
私有定时器属于PS部分，定时器可以帮我们计数、计时，有效的控制模块的时序。这一次实验我们认识定时器并使用定时器产生中断。 CPU的私有中断(PPI)，5个：全局定时器， 私有看门狗定时器， 私有定时器以及来自 PL 的 FIQ/IRQ。 它们的触发类型都是固定不变的， 并且来自 PL 的快速中断信号 FIQ 和中断信号 IRQ 反向， 然后送到中断控制器因此尽管在ICDICFR1... 阅读详情

System Generator从入门到放弃(二)——Digital Filter

关键词： System Generator
System Generator是Xilinx公司进行数字信号处理开发的一种设计工具，它通过将Xilinx开发的一些模块嵌入到Simulink的库中，可以在Simulink中进行定点仿真，可以设置定点信号的类型，这样就可以比较定点仿真与浮点仿真的区别。并且可以生成HDL文件，或者网表，可以在ISE中进行调用