如何在赛灵思ISE中修改自己的IP？

如何在EDK中使用自己的 IP核呢？ 这是很多人梦寐以求的事情。然而在EDK以及ISE的各种文档中对此却遮遮掩掩，欲语还休。

初学者学习Verilog HDL的步骤和经验技巧

Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），Verilog HDL语言是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

在Spartan-3系列FPGA中使用LUT构建分布式RAM(4)---‘连载――我与FPGA活动’”

          前面讲了分布式RAM的方方面面，下面以RAM_16S为例，分别给出其在VHDL和Verilog HDL下面的模板代码（在ISE Project Navigator中选择 Edit--- Language Templates，然后选择VHDL 或者Verilog, 最后是Synthesis Templates --- RAM，在http://xilinx.eetrend.com/blog/776中也有具体调用过程的描述）。CORE Generator可以产生类似的代码以供行为仿真使用，它们可以在ISE Project Navigator中双击.coe文件看到。


VHDL Template Example
--
-- Module: RAM_16S
--
-- Description: VHDL instantiation template
-- Distributed RAM
-- Single Port 16 x 1
-- Can also be used for RAM16X1S_1
--
-- Device: Spartan-3 Family
--

PicoBlaze学习笔记(转载)

Xilinx嵌入式IP核貌似用的不多，远远没NIOSII那么风行，网上的资料不多，给学习带来了很大的不便，我也是摸着石头过河，在黑暗中摸索。此学习笔记是对PicoBlaze学习的点滴记录。

（一） Xilinx的嵌入式核

Xilinx公司的嵌入式解决方案以3类RISC结构的微处理器为核心，涵盖了系统硬件设计和软件调试的各个方面。3类嵌入式内核分别为：PicoBlaze、MicroBlaze和PowerPC，其中PicoBlaze和MicroBlaze是可裁剪的软核处理器，PowerPC为硬核处理器。

PicoBlaze是由VHDL语言在早期开发的小型8位软处理器内核包，其汇编器是简单的DOS可执行文件KCPSM2.exe，用汇编语言编写的程序经过编译后放入FPGA的块RAM存储区，汇编器可在3s内编译完存储在块RAM中的程序。

MicroBlaze采用功能强大的32位流水线RISC结构，包含32个32位通用寄存器和一个可选的32位移位寄存器，时钟可达150MHz，在Virtex 2 Pro以及更高系列的平台上，运行速度可达120DMIPs（DhrystoneMIPS），占用资源不到1000个Slice。