博客

ZYNQ图像处理|静态图像通路|VDMA寄存器、DDR内存操作

发表于:05/17/2019 , 关键词: Zynq, 图像处理
在图像处理、计算机视觉领域,Lena数字图像被大多数的键盘侠广泛使用,Lena可以说是一张司空见惯的标准图。国外某期刊的主编,曾经说明过以下原因:1.Lena图像混合了各种细节、纹理特征、平滑区域和阴影部分,能够很好的测试图像处理的各种算法;2.Lena是个迷人的美女,做图像处理的研究者或工程师,大部分都是男的,不奇怪他们被Lena美女所吸引。

FPGA控制RGMII接口PHY芯片基础

发表于:05/15/2019 , 关键词: RTL8211EG
网络通信中的PHY芯片接口种类有很多,之前接触过GMII接口的PHY芯片RTL8211EG。但GMII接口数量较多,本文使用RGMII接口的88E1512搭建网络通信系统。这类接口总线位宽小,可以降低电路成本,在实际项目中应用更广泛。

Xilinx Vivado Cordic 核的使用

发表于:05/14/2019 , 关键词: Vivado, cordic
一:参数配置 1.选择函数的类型。包含了矢量旋转,矢量变换,正弦,余弦,双曲正弦,双曲余弦,反正切,反双曲正切和平方根的计算。 2.选择cordic的结构。可选并行和串行。 3.选择输出流水线类型。提供了三种,无,最优,最大。其中optimal模式实现时使用很多流水线,但是不使用附加的查找表。

学会Zynq(6)固化程序到SD卡或QSPI Flash

发表于:05/13/2019 , 关键词: Zynq
SDK调试程序时都是通过JTAG,将PL的bit流文件和应用程序的ELF文件下载到Zynq中,运行查看效果。调试验证功能后需要将程序固化到板子上,使板子上电后可以从存储单元中加载程序,而无需SDK的调试环境。Zynq支持多种存储设备,本文将介绍如何将程序固化到常用的SD卡和QSPI Flash中

Python字符串拼接的几种方法(转载)

发表于:04/30/2019 , 关键词: python, 字符串拼接
Python字符串拼接的几种方法

学会Zynq(5)GPIO中EMIO的使用方法

发表于:04/28/2019 , 关键词: Zynq, GPIO, EMIO
EMIO就是PS控制PL资源的简单例子。EMIO就是可扩展的MIO,当与PS直接相连的MIO不够用时,可以使用EMIO做“扩展”。使用体会上,感觉就是ARM直接控制了PL部分的管脚。GPIO的bank2和bank3就是通过EMIO接口与PL相连的,本文将先通过PS控制PL部分流水灯的实例感受下EMIO的使用,然后再介绍EMIO相关的基本概念

Xilinx 乘法器IP的使用

发表于:04/25/2019 , 关键词: Xilinx, 乘法器IP
软件工具: Vivado 一、配置Multipiler 按照以下进行配置。 重点说一下流水线级数,这里选择5,说明时钟使能后5个周期可以输出结果。 二、编写代码 生成的模块:

MPSoC PYNQ框架集成VCU-1.VCU在ZCU104上运行

发表于:04/23/2019 , 关键词: MPSoC, PYNQ, ZCU104
Xilinx的MPSoC系列芯片的部分型号提供了Video Codec Unit,可用于H.264/H.265格式视频的编解码。想要用起来Video Codec Unit需要花一番功夫,大体有三步:硬件层比特流的搭建,驱动层Linux内核+驱动的编译以及rootfs制作,应用层编译

学会Zynq(4)GPIO中MIO的使用方法

发表于:04/23/2019 , 关键词: Zynq, GPIO, MIO寄存器
本文将介绍PS部分GPIO中MIO的使用。本文先通过一个控制LED闪烁的实例体会MIO的用法,学习GPIO相关结构体与API函数的使用;然后再系统讲解GPIO的相关概念。

Vivado使用技巧(34):路径分割现象

发表于:04/17/2019 , 关键词: Vivado
上文提到,进行最小/最大延迟约束时,set_max_delay和set_min_delay命令要设置-from和-to选项。但是如果起点和终点设置的不合理(具体见第33篇),便会导致出现路径分割(Path Segmentation)。

Vivado使用技巧(33):时序异常

发表于:04/15/2019 , 关键词: Vivado, 时序异常
Vivado不支持即时分析有矛盾的时序异常,需要运行report_exceptions进行完整的分析,报告所有时序异常。多周期路径的情况有很多,比较复杂,单独放在第35篇中讲述。本文介绍其余三种时序异常的相关知识。

在ZYNQ-7000平台上利用PS点亮PL上的LED灯

发表于:04/12/2019 , 关键词: Zynq-7000
作者:liuyayong 1、实验方案 图1 实验方案系统框图 2、具体步骤 2.1、vivado工程建立 ①打开vivado集成开发环境,点击“Create Project”,如下图所示。 ②点击“Next”,如下图所示。

Xilinx 7系列690T FPGA GTX的QPLL和CPLL使用问题

发表于:04/10/2019 , 关键词: 7系列FPGA
最近使用Xilinx 7系列690T芯片的多个GTX接口传输千兆以太网数据帧时,在某些的测试情况下个别GTX接口会出现少量丢帧的问题,最后通过实验发现是时钟的分配使用问题,具体而言是GTX接口的QPLL和CPLL的使用问题。

学会Zynq(3)Zynq的软件开发基础知识

发表于:04/10/2019 , 关键词: Zynq-7000, Zynq
上一篇简单解释了Zynq配置的相关概念,本文将对Zynq-7000的软件开发进行简单介绍。如果设计者已经对ARM的开发方法很熟悉,上手Zynq的软件开发也会更快,相关概念理解起来也更快。

FPGA——上电自复位方式(非常简单)

发表于:04/09/2019 , 关键词: FPGA复位, 上电复位
上电自复位对FPGA的稳定性及其重要,因为对于某些设计,上电之后需要进行一些状态寄存器的初始化,或者系统自己初始化都需要一个复位信号。在这里我就介绍一个比较好用的方法,大家一起学习一下