博客文章

Xilinx ZYNQ 7000+Vivado2015.2系列(五)之ZYNQ的三种启动方式-JTAG、SD card、Flash
星期二, 十一月 13, 2018 - 09:42 围观: 38
xilinx zynq RapidIO系统配置
星期一, 十一月 12, 2018 - 13:55 围观: 46
Python这么火,编码风格不可不知!
星期一, 十一月 12, 2018 - 11:52 围观: 62
嵌入式工程师如何用好GitHub
星期一, 十一月 12, 2018 - 11:30 围观: 75
借助vivado来学习FPGA配置模式
星期一, 十一月 12, 2018 - 09:54 围观: 76
Xilinx ZYNQ 7000+Vivado2015.2系列(四)之GPIO的三种方式:MIO、EMIO、AXI_GPIO
星期五, 十一月 9, 2018 - 09:04 围观: 58
使用XDMA实现PCIE映射AXI-Lite对VDMA进行配置
星期四, 十一月 8, 2018 - 11:30 围观: 47
Xilinx ZYNQ 7000+Vivado2015.2系列(三)之HelloWorld实验(最小系统)(纯PS)
星期三, 十一月 7, 2018 - 07:50 围观: 78
Vivado FIR滤波器设计与仿真(二)
星期二, 十一月 6, 2018 - 02:35 围观: 83
Xilinx ZYNQ 7000+Vivado2015.2系列(二)之奇数分频和逻辑分析仪(ILA)的使用
星期五, 十一月 2, 2018 - 14:38 围观: 93
FPGA设计千兆以太网MAC(3)——数据缓存及位宽转换模块设计与验证
星期五, 十一月 2, 2018 - 10:44 围观: 89
Vivado HLS 接口综合
星期五, 十一月 2, 2018 - 09:41 围观: 90
PYNQ系列学习(一): Pynq开发环境配置
星期四, 十一月 1, 2018 - 14:09 围观: 124
Vivado使用技巧(23)——综合运行与OOC
星期三, 十月 31, 2018 - 10:51 围观: 101
FPGA设计千兆以太网MAC(2)——以太网协议及设计规划
星期三, 十月 31, 2018 - 10:10 围观: 124
Vivado FIR滤波器设计与仿真(一)
星期二, 十月 30, 2018 - 09:57 围观: 133
利用ZYNQ SOC快速打开算法验证通路(6)——LWIP实现千兆TCP/IP网络传输
星期二, 十月 30, 2018 - 09:45 围观: 118
Zynq 轻量级以太网控制器LWIP传输速度优化
星期一, 十月 29, 2018 - 14:29 围观: 105
FPGA设计千兆以太网MAC(1)——通过MDIO接口配置与检测PHY芯片
星期五, 十月 26, 2018 - 09:15 围观: 177
ZYNQ跑系统 系列(四) AXI-DMA的linux下运行
星期四, 十月 25, 2018 - 10:13 围观: 165