1. Precision：仿真计算时可按任意精度定点数进行，Full Precision，提供足够的精度；User defined Percision，由开发人员定义位数和小数位。（FPGA上运行的是浮点型？）
2. Aritchmetic Type：可以定义无符号或带符号位（二进制补码）作为输出类型。
3. Number of bits：定义定点数的数据格式：位数，小数位。最大位数为4096。
4. Overflow & Quantization：定义了数据的精度就会产生溢出和量化误差。Overflow，选择Saturate模式，数据溢出时保持正的最大值或负的最小值；选择Wrap模式，做绕回处理，最大值加1结果是最小值，再用最小值往上加，循环。Quantization，选择Round模式，将数据四舍五入；选择Truncate模式，将定义精度无法表示的部分数值丢弃。
5. Override with doubles：双精度替换选项，允许开发人员对整个设计进行基于双精度浮点数的仿真，便于调试和确定定点数位宽。
6. Sample period：通常每个模块按照采样率对输入信号进行采样并按照采样率输出信号，唯有Up Sample和Down Sample例外，其分别用于提高、降低采样率。
7. Specify explicit sample period：开发人员可以按设计需要指定采样周期。该选项常用于构成反馈回路的设计中，在反馈回路中，System Generator不能确定反馈信号的采样率，因此需要开发人员指定。（Assert模块）
8. Use behavioral HDL（otherwiseuse core）：若选中，由Matlab生成行为级硬件描述语言，否者有IP核构成；若不选中，可选择利用Fabric（基本部件）资源或DSP48资源实现。
9. Define FPGA area for resourceestimation：开发人员可以手动定义任意功能模块的FPGA资源使用量，如果没有定义，Resource Estimation会自动计算。
10. Pipeline for maximumperformance：可在模块内部构成流水线结构以提高处理速度，可以最大限度利用模块的延迟时间构成流水线结构。
文章转载自： https://blog.csdn.net/u013580397/article/details/51598111
