作者：James Karp、Michael J. Hart、Wai Kooi Wong、Krimo Semmoud、Desmond Yeo
赛灵思 ESD 白皮书 WP433 [参考资料 1] 总结了半导体行业的规模化趋势“摩尔定律”如何导致组件级 ESD 抗扰性的降低。从 28nm 7 系列器件开始，赛灵思 FPGA 的 ESD 抗扰性比前几代降低了约50%。为了补偿和减轻这种 ESD 规模效应，客户在他们的生产现场引入了更严格的 ESD 控制环境。尽管如此，应用 ESD 环境仍毫无改善。
组件和系统 ESD 需求之间的差距越来越大，这成为一个持续受关注的问题，特别是在汽车应用方面。后者提供了最恶劣的用户 ESD 环境，因此需要最严格的系统级 ESD 规范。因此，汽车行业不愿意接受组件 ESD 抗扰性的规模性拓展，并继续坚持传统的 ESD 组件目标 [参考资料 2]。为了解决组件和系统 ESD 规范之间日益扩大的差距，业界提出了新的系统高效 ESD 设计 (SEED) 方法，该方法要求对板载和片上 ESD 保护进行协同设计，以实现系统级 ESD 稳健性的目标 [参考资料 3][参考资料4]。Zynq UltraScale+ MPSoC 是配备 ESD 保护的赛灵思 All Programmable 器件，有助于随时支持 SEED，从而实现系统级 ESD 目标。
本白皮书描述了 Zynq UltraScale+ MPSoC 中的十大 ESD 保护功能，它们显著促进了 SEED 的实现。论证了 150V 充电器件模型 (CDM) 和 1500V 人体模型 (HBM) 两种 ESD 参数对满足汽车组件级ESD 和 SEED 的充分理由。本白皮书评估了 SEED 相关的汽车应用，并强调了现有系统级 ESD 认证中的一个漏洞，该漏洞可能导致未检测到的泄漏相关 ESD 损害。增强的系统级 ESD 资格认证方法提出，组件和系统 ESD 拒绝标准应相匹配。这种方法显著减少了 PCB 在制造过程中或在 Zynq UltraScale+ MPSoC 使用过程中带来 ESD 损害的可能。
详细内容请下载中文版白皮书
