跨时钟域（CDC）设计方法之单bit信号篇（一） judy 在 周五, 03/25/2022 - 15:39 提交 FPGA内容的设计大都是以同步电路为基础，而同步电路的触发则需要统一时钟。时钟信号彷佛是电路的“心跳”，统一给“被管理的”触发器提供血液
