Xilinx 7系列FPGA之MGT简介
judy 在 周一, 07/15/2019 - 09:45 提交
本篇作为xilinx 7系列FPGA简介篇的最后一篇，咱们来介绍MGT（Multi-gigabittransceiver）
7系列FPGA
Xilinx 7系列FPGA之IO——FIFO篇简介
judy 在 周三, 06/26/2019 - 09:38 提交
前3篇咱们介绍了 SelectIO 逻辑资源，本篇咱们就聊一聊与SelectIO 逻辑资源水乳交融、相得益彰的另一个概念——IO_FIFO。1个IO_FIFO包括1个IN_FIFO 和1个OUT_FIFO，它是7系列FPGA新设计的IO专用FIFO，主要用于IOLOGIC（例如ISERDES、IDDR、OSERDES或ODDR）逻辑功能的扩展。
Xilinx 7系列FPGA之SelectIO(3)——高级IO逻辑资源简介
judy 在 周三, 06/19/2019 - 17:49 提交
本篇咱们来聊一聊高级的IO逻辑资源。所谓ISERDESE2模块，即Input serial-to-parallel converters。该模块的作用就是实现高速源同步输入数据的串并转换。所谓OSERDESE2模块，即output parallel-to-serial converters。该模块的作用就是实现高速源同步输出数据的并串转换。
Xilinx7系列FPGA SelectIO篇(2)——IO逻辑资源简介
judy 在 周二, 06/04/2019 - 09:49 提交
上篇咱们简单的说了I/O的电气特性，本篇咱们接着介绍I/O逻辑资源，先贴上两张图。图1为HPBANK的I/O模块，图2为HRBANK的I/O模块，两者区别在于后者无ODELAYE模块。
Xilinx 7系列FPGA时钟篇 (1)——时钟结构简介
judy 在 周三, 05/29/2019 - 09:30 提交
说起xilinx的FPGA时钟结构，7系列FPGA的时钟结构和前面几个系列的时钟结构有了很大的区别，7系列的时钟结构如图1所示，理解了这张图，咱们就对7系列的FPGA时钟结构了如指掌，下面咱们就聊聊这张图
Xilinx 7系列FPGA分类简介
judy 在 周一, 05/27/2019 - 10:02 提交
赛灵思公司的7系列FPGA根据不同客户的应用需求，分为4个子系列，即Spartan7系列、Artix7系列、Kintex7系列以及Virtex7系列。和前几代FPGA产品不同的是，7系列FPGA采用的是统一的28nm设计架构，客户在不同子系列的使用方式上是统一的，消除了不同子系列切换使用带来的不便
Xilinx 7系列690T FPGA GTX的QPLL和CPLL使用问题
joycha 在 周三, 04/10/2019 - 13:59 提交
最近使用Xilinx 7系列690T芯片的多个GTX接口传输千兆以太网数据帧时，在某些的测试情况下个别GTX接口会出现少量丢帧的问题，最后通过实验发现是时钟的分配使用问题，具体而言是GTX接口的QPLL和CPLL的使用问题。
Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念
judy 在 周四, 02/28/2019 - 17:30 提交
本来写了一篇关于高速收发器的初步调试方案的介绍，给出一些遇到问题时初步的调试建议。但是发现其中涉及到很多概念。逐一解释会导致文章过于冗长。所以单独写一篇基本概念的介绍，基于Xilinx 7系列的GTX
Xilinx 7系列FPGA XADC的使用
judy 在 周五, 02/22/2019 - 10:56 提交
Xilinx 7系列FPGA全系内置了一个ADC，称呼为XADC。这个XADC，内部是两个1mbps的ADC，可以采集模拟信号转为数字信号送给FPGA内部使用。XADC内部可以直接获取芯片结温和FPGA的若干供电电压（7系列不包括VCCO），用于监控FPGA内部状况
初识FPGA CLB之LUT实现逻辑函数
judy 在 周二, 10/30/2018 - 11:07 提交
一、概述
LUT中文名字叫查找表。以7系列的FPGA为例，每一个Slice里面有四个LUT。FPGA就是通过LUT实现大量的组合逻辑，以及SLICEM里面的LUT还可以构成RAM,Shift Register，以及Multiplexers。这篇文章我们一起来学习LUT如何构成组合逻辑。