xilinx verilog语法技巧
judy 在 周二, 04/30/2019 - 13:50 提交
硬件描述语言（HDL）编码技术让您：
•描述数字逻辑电路中最常见的功能。
•充分利用Xilinx®器件的架构特性。
Verilog
xilinx verilog 语法技巧——综合属性
judy 在 周四, 04/25/2019 - 09:54 提交
在Vivado Design Suite中，Vivado综合能够合成多种类型的属性。在大多数情况下，这些属性具有相同的语法和相同的行为。
•如果Vivado综合支持该属性，它将使用该属性，并创建反映已使用属性的逻辑。
•如果工具无法识别指定的属性，则Vivado综合会将属性及其值传递给生成的网表。
【干货分享】编写可综合的FPGA代码经验总结（二）
judy 在 周三, 04/17/2019 - 17:22 提交
作者：张浩 ，来源：FPGA技术联盟
10. case，casez，casex语句
Verilog定义了case，casez和casex语句，用于做多种情况下的选择语句。
reg [1:0] sel;
reg [2:0] result;
【干货分享】编写可综合的FPGA代码经验总结（一）
judy 在 周二, 04/16/2019 - 13:52 提交
在接触Verilog 语法参考手册的时候，我们发现其提供了一组非常丰富的功能来描述硬件。所以大家往往会疑惑那些Verilog语句是可综合的，那些是只能用于写Testbench的，其实，参考手册中只有一小部分语句是可综合的，但是这一小部分可综合的语法确是我们应用最为频繁的
Vivado使用技巧（28）：支持的Verilog语法
judy 在 周三, 03/06/2019 - 10:40 提交
复杂的电路设计通常使用自顶向下的设计方法，设计过程中的不同阶段需要不同的设计规格。比如架构设计阶段，需要模块框图或算法状态机（ASM）图表这方面的设计说明。一个框图或算法的实现与寄存器（reg）和连线（wire）息息相关。Verilog便具有将ASM图表和电路框图用计算机语言表达的能力，本文将讲述Vivado综合支持的Verilog硬件描述语言
verilog中SRL16E的使用方法与接口说明
joycha 在 周三, 02/20/2019 - 09:26 提交
FPGA开发过程中是免不了要用到移位寄存器的，传统的移位寄存器是通过寄存器（或者叫触发器）实现的，占用的是FPGA内部的逻辑资源，当要移位的次数过多时，自然会耗费更多资源。但是如果用LUT（look up table）查找表实现的话就很轻松了
利用Vivado学习Verilog之 UG901
judy 在 周五, 11/23/2018 - 10:15 提交
作者：小鱼，Xilinx学术合作
一.概述
在文章《Verilog HDL入门思路梳理》我们说过应该如何去学习Verilog HDL描述。然而第一步，我们需要知道Verilog有哪些语法，它是否可以综合，可以用这个语法来描述什么逻辑功能电路呢？
深入理解阻塞和非阻塞赋值的区别
judy 在 周一, 08/27/2018 - 10:33 提交
阻塞与非阻塞赋值的语言结构是Verilog语言中最难理解的概念之一。
有这样的两个要点：
（1）在描述组合逻辑的always块中用阻塞赋值，则综合成组合逻辑的电路结构；
**（2）在描述时序逻辑的always块中用非阻塞赋值，则综合成时序逻辑的电路结构。
这样做的原因是：**