视频

视频演示将展示 Xilinx 16nm Virtex UltraScale+ FPGA，其所集成的 100G 以太网 MAC 和 RS-FEC 能够串行工作，通过极具挑战的电子或光学互连发送数据。集成可节省逻辑区域，简化实现方案，并可降低日益普及的 100G 以太网接口或高速背板应用上的功耗

机器人操作系统 (ROS) 可满足机器人的编程需求，然而，系统集成不仅仅是编程。模块化提出了一个减少集成工作量的途径，但也带来了新的挑战。本次网络研讨会将讨论 Acutronic Robotics 如何利用 Xilinx 可编程 SoC 技术以及 Xilinx 工业物联网解决方案堆栈的元素解决模块化的挑战。

本视频重点介绍首款构建在可编程逻辑器件中的 Gen3 x16 PCI Express 解决方案，该方案通过了 4/2016 PCI SIG 合规性测试。该演示展示了 PCIe 在 Virtex UltraScale+ FPGA 电路板上启动和运行，并连接至 Intel Skylake 处理器

使用 Vivado 设计套件中的各种设计分析特性。

Xilinx 在 XDF Silicon Valley 2018 上展示了 Alveo U250 加速卡上的 ML 套件

本视频演示了 Virtex UltraScale + FPGA， 带有32.75G 背板使能、功率优化的收发器。该收发器具有同类最佳传输抖动和第三代客户验证的自适应接收均衡技术。