视频 | FPGA 开发圈

【DesignCon 2019视频】：采用 Molex 高速互连的 Xilinx 58 和 112G PAM4 SERDES

在 DesignCon 2019 上，Xilinx 和 Molex 展示了一组演示。首先，Virtex UltraScale + FPGA 中的 Xilinx GTM 58G PAM4 SERDES 运行于超过 3 米的 QSFP-DD 直接连接铜缆，由Molex Near-Stack 高速连接解决方案提供支持。接下来，Xilinx 112G PAM4 测试器件在评估 Molex... 阅读详情

2019-03-12 | Molex, PAM4, DesignCon-2019

【DesignCon 2019 视频】：Xilinx 112G PAM4 和 Samtec NovaRay 电缆组件

在 DesignCon 2019 上，Xilinx 和 Samtec 现场展示了 112G 有线背板。该视频通过由下一代 Xilinx 112G PAM4 测试器件和 Samtec NovaRay 承载数据电缆组件生成、接收和验证的 112G PAM4 信号，显示了真实的背板长度，其传输速率是传统 PCB 互连无法比拟的。

2019-03-11 | PAM4, DesignCon-2019

【视频】2018.3 最新内容 - 嵌入式软件与工具

此演示重点介绍了 2018.3 嵌入式软件工具和基础架构的新功能和更新。涵盖的主题包括 PetaLinux 增强功能，Linux 和 U-Boot 更新以及 MicroBlaze 更新

2019-03-04 | 嵌入式软件, Vivado-2018.3, Petalinux

【视频】使用面向 Zynq UltraScale+ RFSoC 的 System Generator for DSP

了解 Vivado System Generator for DSP 2018.3 版本中的全新超级采样率模块集，提供与 MATLAB® 和 Simulink® 集成的设计流程，以加速 Zynq UltraScale + RFSoC 器件上高速 DSP 应用的设计和实现

2019-02-28 | DSP

【视频】使用 CCIX 实现 Key-Value 存储加速

本视频演示了采用 CCIX 如何实现无缝的 KVS 加速（KVS，Key-Value Storage）。了解如何在不中断客户的应用处理过程的同时实现 KVS 加速，包括使用现有网络推断方案。

2019-02-27 | CCIX, Key-Value, 存储加速

【视频】奔驰 CLA 在 CES2018 展示 MBUX 车内助手

本视频演示了梅赛德斯-奔驰最新 CLA 轿车在 CES2018 上演示的 MBUX 车内助手，这是一款基于赛灵思技术的全新智能辅助驾驶系统。

2019-02-26 | MBUX, CES2018, 智能辅助驾驶系统, 梅赛德斯-奔驰

【视频教程】：Xilinx Model Composor 产品指南

本视频将为您详细介绍赛灵思的 Model Composor 工具，这是一款基于模型的全新设计工具，可以支持在 MathWorks Simulink 环境中进行快速设计和仿真算法等操作，并可加速赛灵思器件的部署

2019-02-25 | Model-Composor, Xilinx

【视频】采用赛灵思机器学习套件实现实时推断

在本视频当中，Tend Insights 向我们展示了其使用运行于亚马逊 EC2 F1 实例上的赛灵思机器学习套件（ML Suite）进行行人、动物检测以及运动姿态检测的超低延迟的流媒体视频方案

2019-02-25 | 机器学习, EC2-F1, ML-Suite, Tend Insights

【视频】超低延迟的 KVS 让用户体验更完美

本视频演示了 Algo-Logic 公司基于 UltraScale+ 架构实现的 KVS （Key-Value Store）为内存中的对象存储提供创纪录的低延迟和高吞吐性能，实现传感器融合，实时分析和扩展机器学习

2019-02-22 | Algo-Logic, 机器学习, Alveo-U200

【视频】XDF Frankfurt 2018 主题演讲：Ericsson 5G NR 合作

爱立信无线电系统管理负责人 Hannes Medelius 介绍了设计下一代 5G 无线电的挑战以及使用 Xilinx 自适应平台的优势。

2019-02-21 | 5G, 无线电, Ericsson

【视频】ZF ProAI 带来的 L4 级自动驾驶体验

本视频演示了运行在赛灵思 Zynq UltraScale+ MPSoC ZU11 性能板上的 ZF ProAI Gen3 平台。该平台是 ZF （采埃孚公司）与赛灵思联合开发。赛灵思处理器为 ZF 平台带来了低延迟、高性能的 AI 计算

2019-02-15 | 自动驾驶, Ralph-Wittig, ProAI-Gen3

【视频】Falcon Computing 公司在 XDF 硅谷推出混合云 GATK 管道的 FPGA 加速

Falcon Computing 公司在 XDF 硅谷推出混合云 GATK 管道的 FPGA 加速

2019-02-12 | XDF-2018, FPGA加速

【视频】Kintex UltraScale FPGA KCU105 评估套件内件

欢迎了解 Virtex UltraScale FPGA VCU105 开发套件，该套件可为评估前沿 Virtex UltraScale FPGA 提供一个完美的开发环境。

2019-02-01 | KCU105

【视频】如何优化 UltraScale 架构 DSP 模块和时钟网络的功耗

了解 UltraScale DSP 架构，及其如何帮助减少设计功耗，以及 UltraScale 时钟架构的功耗减少功能。您还将学会估计 DSP 和时钟的功耗

2019-01-31 | DSP架构

【视频】XDF 法兰克福 2018 主题：戴姆勒智能车内 AI 协作

戴姆勒的 Thomas Kaelberer 介绍了 MBUX 车内助手（MBUX Interior Assistant），这是新款梅赛德斯 GLE 运动型多用途车中首款人工智能解决方案。Xilinx 平台的选择是因为其可针对车辆顶部热约束计算子系统位置提供最佳性能功耗比和最低时延

2019-01-30 | XDF-2018, 戴姆勒, AI, MBUX

每日头条

DPU Fingerprint详解

本文将会详细介绍关于DPU Fingerprint的相关内容，并提供此类校验失败问题的检查手段和解决方案。

如何在Vivado中使用多个仿真集？

Vivado 具有一个功能特性，能够将这些文件便利地排列组合为多个可轻松访问的不同仿真集。本文描述了如何在 Vivado 中使用多个仿真集。

如何在RTL代码中利用外部文件初始化RAM内容

本文主要讨论一下如何在外部数据文件中指定RAM 初始内容。

AMD Versal AI Edge 自适应计算加速平台之体验ARM，裸机输出(7)

本章使用一个简单的串口打印来体验一下Vivado Vitis和PS端的特性

产品升级！亚科鸿禹推出更大规模验证容量的融合Emulator--HyperSemu2.0！

HyperSemu2.0为用户提供近2亿门验证容量和稳定高效的系统运行，满足更前沿数字设计更多维验证场景的应用需求。

第二代 Versal Prime 系列适合嵌入式系统设计的五大原因

AMD 第二代 Versal Prime 系列自适应 SoC 兼具性能和效率，具备更高水平的标量性能和世界领先的可编程逻辑，可实现出色的灵活设计。

五项功能可提升边缘端嵌入式 AI 性能

AI 驱动型系统正催生指数级算力需求，使得在紧凑的空间和功率限制内设计嵌入式应用变得更具挑战性。设计人员需要支持嵌入式 AI 系统中的所有计算阶段

如何在Vivado中用工程模式使用DFX流程

本文介绍在Vivado中用工程模式使用DFX流程以及需要注意的地方。