异步FIFO

面试题：2个异步FIFO的处理

judy 在 周一, 09/18/2023 - 09:24 提交

有一个数据需要从A时钟域同步到B时钟域，数据位宽是512bit的

异步FIFO设计思路，阅读并理解这篇文章，你可称为异步FIFO大拿

judy 在 周三, 09/13/2023 - 09:24 提交

异步FIFO通常用于跨时钟域处理，是逻辑设计常用基础模块

异步FIFO设计前传：同步FIFO的设计思路

judy 在 周一, 09/11/2023 - 14:58 提交

FIFO：First in, first out，先进先出；其主要作用是：数据缓存

异步fifo为什么读空了？

judy 在 周五, 05/05/2023 - 09:23 提交

在一个跨异步时钟的设计中，数据需要从A时钟域同步到B时钟域

异步 FIFO 设计

judy 在 周五, 11/11/2022 - 09:50 提交

本文讨论了一种 FIFO 设计风格以及在进行异步 FIFO 设计时必须考虑的重要细节

手撕IP核系列——Xilinx FIFO IP核-异步FIFO

judy 在 周二, 09/06/2022 - 09:37 提交

以前从来没有这么细扣过，认识比较肤浅，通过几天对Xilinx IP核的仿制，对异步FIFO有了更深刻的认识。

Xilinx异步FIFO的大坑

joycha 在 周四, 12/24/2020 - 11:46 提交

FIFO是FPGA处理跨时钟和数据缓存的必要IP，可以这么说，只要是任意一个成熟的FPGA涉及，一定会涉及到FIFO。但是我在使用异步FIFO的时候，碰见几个大坑，这里总结如下，避免后来者入坑。

同步FIFO和异步FIFO

judy 在 周三, 08/08/2018 - 16:38 提交

1.定义
　　FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据， 其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。