新思科技

本文将深入探讨 PCIe 延迟和功耗考虑的复杂性，讨论在 HPC SoC 设计中优化这些关键方面的策略。

目前ASIC的设计变得越来越大，越来越复杂，单片FPGA已不能满足原型验证要求，多片FPGA验证应运而生。RTL逻辑的分割、多片FPGA之间的互联拓扑结构、I/O分配、高速接口都对应用FPGA原型验证的芯片开发者提出了更高的要求也带来了前所未有的挑战。