UltraScale+

Xilinx 联手富士通助力5G在美部署

赛灵思宣布正为富士通( Fujitsu Limited ) O-RAN 5G 射频单元( O-RU )提供领先的 UltraScale+ 技术。采用赛灵思技术的富士通 O-RU 将部署在美国首个符合 O-RAN 标准的新建 5G 网络中。与此同时,富士通正对赛灵思 RFSoC 技术进行评估,以期为后续更多基站的部署进一步降低成本和功耗。

【下载】Zynq UltraScale+ 器件封装和管脚用户指南

本文介绍Zynq UltraScale+ 器件封装和管脚说明

Zynq UltraScale+ 器件 — PS DNA 没有写保护,是一个与 PL DNA 不同的值

Xilinx 用两个 96 位独特器件标识符(称为器件 DNA)为每个 Zynq UltraScale+ 器件编程。一个 DNA 值位于可编程逻辑 (PL) 中,另一个 DNA 值位于处理系统 (PS) 中。这两个 DNA 值是不同的,但每个 DNA 都有以下属性及读取访问方法。

有关 UltraScale HW-SYSMON 的设计咨询:I2C 接口上意外启用写操作的安全性隐患

在 I2C 接口中意外启用写入时, UltraScale 器件的 HW-SYSMON 出现问题。这将使攻击者可直接写入接口。

【视频】面向医疗设备嵌入式系统的制胜风险管理方法

本视频将为医疗设备架构师和设计人员介绍用于工业自动化及其它高可靠性市场的功能安全性和网络安全性方法,以及 Xilinx 技术用于医疗设备设计流程基于风险管理的环节的原理,其可在加速上市进程的同时,创建更稳健的设计。

【下载】面向 UltraScale+ 的隔离设计流程(IDF)规则/指南

Zynq UltraScale+ 的隔离设计流程主要介绍如何使用支持 Xilinx Vivado 设计套件的 Xilinx IDF 实现安全关键型设计。

UltraScale+ 器件 Integrated Block for PCI Express v1.3 产品指南(中文版)

Integrated Block for PCIe® 核是高可靠性、高带宽、高可扩展性的串行互连构建块,适合与 UltraScale+™ 器件配合使用。该核可对 UltraScale+ 器件中提供的集成块进行例化。

【下载】基于PS和PL的以太网性能的LightWeight IP Stack应用说明

本文提供了使用lwIP库为基于Zynq® UltraScale+™器件的嵌入式系统增加网络功能的设计。

Xilinx 助力斯巴鲁实现新一代 EyeSight 系统

赛灵思今天宣布,赛灵思技术正用于支持最新版斯巴鲁视觉型高级驾驶辅助系统(ADAS)EyeSight。集成在全新斯巴鲁 Levorg 车型的新版 EyeSight 系统,将为其提供包括自适应巡航控制、行车道保持辅助和预碰撞制动等先进特性,将一流的安全技术交付至消费者手中。

适用于 Xilinx Ultrascale+ FPGA 的 PMBus 稳压器参考设计

此参考设计采用 TPS53681 多相控制器和CSD95490Q5MC 智能功率级,可实现为 Xilinx Virtex Ultrascale+ FPGA 的 0.85V、200A VCCINT 轨供电的高性能设计。该控制器的次级输出可用于为FPGA 的辅助轨供电。智能功率级和集成 PMBus便于轻松设置输出电压和遥测关键设计参数