Virtex UltraScale

【DesignCon 2019视频】:采用 TE 下一代连接的 Xilinx 32G NRZ GTY 和 58G PAM4 GTM

在 DesignCon 2019 上,Xilinx 和 TE 展示了一对演示。首先,UltraScale + FPGA 中的 32G Xilinx GTY NRZ SERDES 通过 TE Sliver 连接器运行。 接下来,Virtex UltraScale + GTM PAM4 收发器通过 TE SFP-DD 连接器和直接连接铜缆发送数据

【DesignCon 2019视频】:采用 Molex 高速互连的 Xilinx 58 和 112G PAM4 SERDES

在 DesignCon 2019 上,Xilinx 和 Molex 展示了一组演示。 首先,Virtex UltraScale + FPGA 中的 Xilinx GTM 58G PAM4 SERDES 运行于超过 3 米的 QSFP-DD 直接连接铜缆,由Molex Near-Stack 高速连接解决方案提供支持。

如何在保留原有基础设施的前提下部署先进的58G PAM4技术?

云服务和5G的推出推动了数据流量的大幅增长,这为满足网络日益增长的带宽要求带来了挑战,路由器和交换机接线端口密度、光学标准的扩展以及光纤网络带宽的更新是成本能够满足带宽需求的主要制约因素,转换为58G收发器是非常重要的一步,在相同的条件下它能够实现400G以上的数据传输速率

【视频】集成 RS-FEC 的 16nm UltraScale+ FPGA

视频演示将展示 Xilinx 16nm Virtex UltraScale+ FPGA,其所集成的 100G 以太网 MAC 和 RS-FEC 能够串行工作,通过极具挑战的电子或光学互连发送数据。集成可节省逻辑区域,简化实现方案,并可降低日益普及的 100G 以太网接口或高速背板应用上的功耗

【视频】业界首款构建在可编程器件中的 Gen3 x 16 PCIe 解决方案

本视频重点介绍首款构建在可编程逻辑器件中的 Gen3 x16 PCI Express 解决方案,该方案通过了 4/2016 PCI SIG 合规性测试。该演示展示了 PCIe 在 Virtex UltraScale+ FPGA 电路板上启动和运行,并连接至 Intel Skylake 处理器

【视频】Virtex UltraScale+ 32 Gigabit GTY, 功率优化型收发器

本视频演示了 Virtex UltraScale + FPGA, 带有32.75G 背板使能、功率优化的收发器。该收发器具有同类最佳传输抖动和第三代客户验证的自适应接收均衡技术。

FPGA加速AI计算的两位老牌玩家终于牵手

相信您一定听说过基于FPGA的计算加速突然成为一个热门话题。你可能还听说过英特尔在几年前收购Altera超过160亿美元的消息。FPGA技术已逐渐的一个杀手应用程序。如今,随着摩尔定律的逐渐减缓。工程师寻找替代方法以更快的速度和更低的功耗处理更多数据,数据中心的控制正在酝酿着巨大的争夺战。