跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
FPGA问答
FPGA问答系列--clock skew是影响时序收敛吗?
judy
在 周一, 06/12/2023 - 09:52 提交
对于发送时钟和接收时钟是同一时钟的单周期路径,时钟抖动对建立时间有负面影