博客 | FPGA 开发圈

Vivado 调用HLS生成的IP核【转】

在HLS中使用帧间差分法生成了IP核，这里讲述如何在vivado中调用IP core

2019-02-13 | Vivado, HLS, IP核

UltraZed-EG PCIe Carrier Card 开发纪录: Hello Cortex-R5

在这篇文章，我们要讲的则是如何透过 AXI_GPIO 来处理输入的控制，并让 Cortex-R5 根据不同的输入，在 ps_uart1 输出不同的讯息，以及控制不同的 LED 亮暗。

2019-02-13 | UltraZed-EG, Cortex-R5

关于Vivado License问题的解决

此文章是我在生成IP Core以后，进行网络搭建时出现的License问题的解决方案，在这里跟大家分享一下，希望对大家又所帮助。

2019-02-12 | Vivado-License

背景：ZynqNet能在xilinx的FPGA上实现deep compression 目的：运行zynqNet的代码。源码地址：https://github.com/dgschwend/zynqnet 项目程序架构，针对我们的项目，我们需要看懂相应的HLS程序和ARM端的程序。 ARM端的程序以_FIRMWARE为准；FPGA端程序以HLS为准。 1. _TRAINED_MODEL... 阅读详情

2019-02-12 | ZynqNet

FPGA基础知识（一）UG998相关硬件知识

本文是我在学习FPGA时学到的相关知识与总结，希望可以帮助同行理解和掌握相关的FPGA知识。可以将本文档当作相应FPGA教程文档UG998的辅助文档学习。 Xilinx原版教程文档参见XilinxDocumentation navigator 中对应UG998：Introduction to FPGA Design with Vivado High-Level Synthesis 0.简介：... 阅读详情

2019-02-01 | UG998, FPGA

Zedboard学习（八）：zedboard移植opencv

首先要说明的是，往zedboard上移植opencv跟我们平时在pc上安装opencv的过程不同。毕竟zedboard是嵌入式平台很多东西都要删减，而且zedboard官方移植的linux不带图形界面，我们要自己在命令行下配置环境

2019-01-31 | ZedBoard, OpenCV

Vivado SDK添加函数

在viado SDK的程序开发中会出现以下的问题出现问题的原因可能是没有添加对应的头文件解决办法：添加对应的头文件如上图：添加#include”stdlib.h” 没有添加库函数解决的方法是：点击工程文件，右键，选择Properties 如下图：选择 C/C++ Build 下的Setting 选择：Libraries 添加m文件因为abs()位于math.h函数里

2019-01-30 | Vivado, SDK

ZynqNet解析（一）概览

背景：ZynqNet能在xilinx的FPGA上实现deep compression。目的：读懂zynqNet的代码和论文。一、网络所需的运算与存储 1.1 运算操作: macc：multiply-accumulation， comp：comparison add: addition/substraction div: division exp: expontential 1.2... 阅读详情

2019-01-30 | ZynqNet

System Generator从入门到放弃(七)——不同溢出与量化方式的对比

在介绍Gateway In block时谈到了System Generator中的数据类型，及不同的量化和溢出方式。本文将以两个简单的设计实例，更直观地说明不同的量化和溢出方式有什么区别。

2019-01-30 | System Generator

Zedboard学习（七）：VGA显示

VGA硬件接口到zedboard官方给出的原理图中查看： RGB信号，各四位；这里的设计是使用了电阻分压模拟了DAC芯片实现了4X4X4的RGB信号，如果要更好的显示效果还是建议使用专门的DAC。上面给出了所有的引脚分配。 VGA时序分析

2019-01-29 | ZedBoard, VGA显示

Vivado FFT9.0仿真验证

在网上看了很多的介绍，基本都是一样的，但是根据这些博客，自己验证了下发现结果和matlab中不一样。 1.配置IP核用vivado17.2 IP版本为9.0，配置首先配置最大长度为64，时钟为100MHz，将长度可以改变选中，如下图所示：进一步的配置，设置数据为整型，未缩放，输入16bit，输出自然顺序（不然虚部不方便验证）。第三页默认

2019-01-29 | Vivado仿真

UltraZed-EG PCIe Carrier Card 开发纪录: Hello Cortex-A53

在这篇文章中，我们将让这块开发板的 Cortex-A53 透过 AXIO_GPIO 模块，点亮板子上的 LED 灯，并且透过 ps_uart0 输出一些讯息。

2019-01-28 | UltraZed-EG, Cortex-A53

Zedboard学习（六）：XADC读取数据

zynq 的内嵌了 XADC，可以用来采集电压； Temp：芯片温度 VCCINT：内部PL核心电压 VCCAUX：辅助PL电压 VCCBram： PL BRAM电压 VCCPInt： PS内部核心电压 VCCPAux： PS辅助电压 VCCDDR： DDR RAM的工作电压 VREFP： XADC正参考电压 VREFN： XADC负参考电压 1、新建工程，添加block design。... 阅读详情

2019-01-24 | ZedBoard, XADC