简介 本篇博客大部分内容前三篇博客都已经包含了，此处重点叙述不同之处，主要对比Tcl命令的不同和解决SDSoc程序找不到基地址的问题。 使用ZedBoard开发板，SDSoc 2017.4, Win10系统；此处通过AXI_GPIO点亮ZedBoard板子上连接在PL端的8个LED灯。 Tcl命令 搭建平台的步骤在 SDSoc学习（二）中进行了较为详细的描述，... 阅读详情

本文是该系列的第9篇。FPGA设计中经常用到一些控制逻辑，如有限状态机（FSM），如果用各种block搭建一个FSM比较麻烦。System Generator支持调用MATLAB代码，通常可以编写MATLAB代码来实现FSM等控制逻辑，通过MCode block调用到System Generator设计中。 本文将使用MATLAB代码设计一个FSM，对“1011”这个序列进行检测。... 阅读详情

Simulink 是一个面向多域仿真并和基于模型设计的框模块图环境。它支持系统级设计、仿真、自动代码生成以及嵌入式系统的连续测试和验证。在迁移到硬件之前，在 Simulink 中设计和仿真您的系统。探索和实现您原本不会考虑在内的设计 ，而无需编写 C、C++ 或 HDL 代码。

产品编号：TAILMV2000SA-ES 供应商：S2C Incorporated 器件支持：Virtex-7 产品描述 SingleA Virtex-7 2000ES Prodigy 逻辑模块不仅可采用一个赛灵思 Vitex-7 2000ES FPGA 器件保持多达 2000 万个 ASIC 门的设计，而且还具有板上 DDR3 SO-DIMM 插口。该 Prodigy 逻辑模块现在支持 16... 阅读详情

1.定义 　　FIFO是英文First In First Out 的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据， 其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。 　　FIFO一般用于不同时钟域之间的数据传输，比如FIFO的一端是AD数据采集，... 阅读详情

前言 利用vivado高层次综合工具可将C代码综合成HDL语言。本文将详细解析一维有限长离散卷积的例子，并分析综合结果。另外，vivado HLS的使用方法见笔者另一篇博文： http://xilinx.eetrend.com/blog/13178 本文不再赘述。 维离散卷积原理 一维离散卷积就是卷积核与输入序列值两两相乘再求和，公式为： x为输入序列，y为输出数据，... 阅读详情

PetaLinux 工具提供在 Xilinx 处理系统上定制、构建和调配嵌入式 Linux 解决方案所需的所有组件。理想适用于提升设计生产力，该解决方案与 Xilinx 硬件设计工具协同工作，为 Zynq® UltraScale+™ MPSoC、 Zynq®-7000 SoC、和 MicroBlaze™ 简化了 Linux 系统的开发。 PetaLinux 开发工具（主机） PetaLinux... 阅读详情