开发者分享 | 如何使用 10G/25G 以太网 IP core 上的 1588 功能
judy 在 周四, 04/01/2021 - 11:39 提交
以太网 IP 核的 1588 功能是用来实现，在 IP 内部为TX侧发送包打上发送出去这个时间节点的时间戳，以及获得 RX 侧收回来的包在 IP 接口处的时间戳。然而10G/25G 的 IP 例子工程没有提供演示，本文主要介绍了如何使用这个 IP 的 1588功能。
IP核
Vivado IP核DDS使用及注意
guanxiao_505740 在 周二, 03/16/2021 - 09:43 提交
vivado提供了DDS IP核可以输出正余弦波形，配置方法如下
Vivado三种常用IP核的调用
guanxiao_505740 在 周四, 03/11/2021 - 14:49 提交
vivado的IP核，IP核（IP Core）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。今天介绍的是Vivado的三种常用IP核
Vivado版本升级导致的IP锁定的更新解决办法
judy 在 周四, 03/04/2021 - 11:58 提交
vivado建立的工程经常会出现版本升级而导致的IP核锁定情况，本文以vivado 2019.2的版本打开旧版本为例，介绍两种更新方法
如何使用Xilinx官方例程和手册学习IP核的使用——以高速接口SRIO为例
judy 在 周四, 02/25/2021 - 10:19 提交
这里以Xilinx为例，在Vivado中使用SRIO高速串行协议的IP演示如何使用官方例程和手册进行快速使用，在仔细阅读参考官方例程后进行一些修改就可以应用在实际项目中。
Vivado中xilinx_BRAM IP核使用
guanxiao_505740 在 周二, 11/24/2020 - 09:00 提交
Vivado2017.2 中BRAM版本为 Block Memory Generator Specific Features 8.3。BRAM IP核包括有5种类型：Single-port RAM 单端口RAM，Simple Dual-port RAM 简单双端口RAM（A写数据B读数据）
Vivado IP核锁定的解除方法
judy 在 周二, 08/04/2020 - 09:26 提交
发生IP核锁定，一般是Vivado版本不同导致的，下面介绍几种方法：
Vivado IP核fifo使用指南
judy 在 周三, 07/22/2020 - 09:44 提交
fifo是FPGA中使用最为频繁的IP核之一，可以通过软件自动生成，也可以自主编写。下面介绍vivado的fifo生成步骤
MII2RGMII IP核使用设计举例
judy 在 周一, 06/01/2020 - 15:52 提交
本例程将 PS 的 ETH1 通过 EMIO 方式引出， 通过 EMIO 引出的 ETH 为 GMII 接口， 将其与 GMII to RGMII IP 核连接后转换成 RGMII 接口，然后与外部子卡中的 88E1512 芯片连接。在 PS 端通过 SDK 自带的 lwip echo server 例程通过子卡，以 RJ45 电口与 PC 机实现 TCP 网络通信
Xilinx RAM IP核的使用
demi 在 周五, 11/08/2019 - 16:36 提交
RAM和ROM也是类似的，由于这也是常用的IP核，所有完全有必要在这里记录一下，以后用到了实际后，再补充到实际工程中。随机存储器（RAM），它可以随时从任一指定地址读出数据，也可以随时把数据写入任何指定的存储单元，且读写的速度与存储单元在存储芯片的位置无关。