关于Vivado2017.4的IFFT的IP核仿真总结【转载】
匿名 在 周五, 02/15/2019 - 11:51 提交
要做无线通信，必定会接触到傅里叶变换，要做傅里叶变换肯定会接触到IFFT变换，它将傅里叶变换的乘法和加法次数极大的缩减，而且在xilinx的IP中有关于IFFT的核，直接调用它可以缩短开发流程。下面开始讲解vivado关于IFFT的IP核运用步骤：
IP核
Vivado 调用HLS生成的IP核【转】
匿名 在 周三, 02/13/2019 - 11:29 提交
在HLS中使用帧间差分法生成了IP核，这里讲述如何在vivado中调用IP core
Vivado IP核调用
judy 在 周二, 12/04/2018 - 09:26 提交
在开发PL时一般都会用到分频或倍频，对晶振产生的时钟进行分频或倍频处理，产生系统时钟和复位信号，下面就介绍一下在vivado2017.3中进行PL开发时调用IP的方法。
首先打开vivado2017.3新建一个RTL项目。
点击Flow navigator的IP Catalog 选项，如下图所示：
（SelectIO）新IP核学习的正确打开方式
judy 在 周二, 11/20/2018 - 09:05 提交
作者： 做但不能忘思考，FPGA2嵌入式
当我们使用一种新的IP核的时候，遇到的最大问题是：以前根本没有接触过的新东西，我们会感到恐惧，不知道如何下手。比如，SelectIO该怎么来实现LVDS的功能：
Step1，我们新加一个接收的SelectIO的IP核，界面如下图：
Vivado平台IP核的封装方式
judy 在 周四, 11/01/2018 - 09:14 提交
作者：浅搁 FPGA2嵌入式
1. 前言
Zynq-7000 rgb2ycbcr IP的创建与使用
judy 在 周四, 09/13/2018 - 10:29 提交
作者：OpenSLee
1 背景知识