7系列FPGA | FPGA 开发圈

7 系列 FPGA GTX/GTH/GTP 收发器 - 参考时钟相位噪声掩码

judy 在周四, 02/17/2022 - 11:56 提交

提供给7系列FPGA收发器中PLL的参考时钟的质量可以极大地影响发送抖动和接收抖动容限的性能。参考时钟的抖动或相位噪声在决定这种性能方面起着重要作用--相位噪声是首选的规范方法

Xilinx FPGA加密方案

judy 在周一, 01/17/2022 - 16:11 提交

Xilinx 7系列采用的是AES-CBC块加密的模式，而UltraScale & UltraScale+采用的是AES-GCM流加密模式，效率更高且自带GMAC信息校验码，用以校验密文完整性。加密方式及操作上大同小异，本文仅介绍7系列和Zynq-7000裸机打包bin文件的加密方法。

Xilinx 7系列FPGA上实现DP1.4

judy 在周五, 12/31/2021 - 10:39 提交

在Xilinx的DisplayPort 1.4 IP的文档中，提到支持的器件为Ultrascale/Ultrascale+/Versal系列，但很多的客户基于成本的考量希望能在7系列的器件中实现DP1.4。

【下载】用于千兆位收发器应用的全数字VCXO替代品（7系列/Zynq-7000）应用说明

judy 在周二, 10/26/2021 - 11:43 提交

本应用说明提供了一个系统，该系统旨在通过利用每个串行千兆位收发器内的功能来取代外部压控晶体振荡器（VCXO）电路。

【下载】使用加密技术确保7系列FPGA位流的安全应用说明(v1.2)

judy 在周五, 04/02/2021 - 09:39 提交

本文描述了使用 Vivado工具为 7 系列 FPGA 生成和编程加密位流和加密密钥的过程。

利用IBERT核对GTX收发器板级测试

judy 在周四, 02/04/2021 - 09:19 提交

IBERT（集成误码率测试仪）是xilinx为7系列FPGA GTX收发器设计的，用于评估和监控GTX收发器。IBERT包括在FPGA逻辑中实现的模式生成器和检查器，以及对端口的访问和GTX收发器的动态重新配置端口属性，还包括通信逻辑，以允许设计在运行时通过JTAG进行访问。IBERT工具用于对Xilinx FPGA芯片的高速串行收发器进行板级硬件测试。

7系列FPGA上电配置流程

匿名在周三, 01/13/2021 - 10:02 提交

如果VCCO0连接至2.5V或3.3V，CFGBVS连接至VCCO0。如果VCCO0连接至1.5V或1.8V，CFGBVS连接至GND。建议bank0、bank14、bank15的VCCO电压一致，避免出现I/O Transition at the End of Startup

Xilinx 7系列FPGA简介--选型参考

judy 在周一, 11/30/2020 - 09:44 提交

Xilinx-7系列FPGA主要包括：Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能、密度、价格也随着系列的不同而提升。和前几代FPGA产品不同的是，7系列FPGA采用的是统一的28nm设计架构，客户在不同子系列的使用方式上是统一的，消除了不同子系列切换使用带来的不便。当然Kintex®-7、Virtex®-7两个系列后续还有20nm和16nm设计架构。