跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
如何用先前保存的会话从Vivado调用VCS?
在VCS中,一个仿真会话可以保存在一个Tcl文件中,以后可以加载。当我从Vivado调用VCS时,如何加载一个保存的会话?
2022-04-25 |
Vivado
,
VCS
Versal嵌入式设计教程:启动和配置
本章用于演示如何为 Versal™ ACAP 集成和加载引导加载程序、裸机应用(针对 APU/RPU)和 Linux 操作系统。
2022-04-24 |
Versal
Vitis 2020.x - Ubuntu GDB内核调试
在Ubuntu系统中,当试图在内核代码中设置断点的加速应用程序上运行仿真调试时,工具不会在断点上停止,而只会在主机代码断点上停止。
2022-04-24 |
Vitis
,
内核调试
,
Ubuntu
在Versal里实现cache一致性传输
本文提供了一个基于VCK190 ES1开发板和2021.1 Vivado/Vitis的例子,用来简单介绍在Versal里实现数据从PL 经过 FPD CCI 到达 NoC DDR的一致性传输。
2022-04-22 |
Versal
Vitis 2021.x - 当在Vivado中使用合成额外选项时,Vitis链接器失效
我在一个自定义平台上运行我的项目,而我的目标平台的Vivado项目在Vivado合成中使用了以下额外选项。当我运行Vitis链接器时,我看到以下错误。
2022-04-21 |
Vitis
,
Vivado
使用 Vitis 软件平台进行调试
本章描述了对您所执行的设计流程可能出现的各种问题进行调试的方法。
2022-04-21 |
Vitis
Versal ACAP CIPS 和 NoC (DDR) IP 核配置
Versal ACAP CIPS IP 核允许您配置处理器系统和 PMC 块,包括启动模式、外设、时钟、接口和中断等。本章描述了如何执行以下任务:
2022-04-20 |
Versal
如何摆脱DPU指纹错误的困扰?
当运行一个基于DPU的应用程序时,当平台中的DPU和编译后的XMODEL之间存在架构不匹配时,就会发生指纹错误。
2022-04-18 |
DPU
【工程师分享】Vivado IP Integrator中实现DFX(Dynamic Function eXchange)的快速入门
本文介绍Vivado IP Integrator中实现DFX(Dynamic Function eXchange)的快速入门
2022-04-18 |
DFX
,
UG909
Versal嵌入式设计教程入门指南
本教程对应目标为 Versal ACAP VCK190 和 VMK 180 评估板。本教程中的示例已使用 VCK190 ES1 评估板经过测试。要使用本教程,您需要具备以下硬件项,这些硬件项均随附于该评估板中
2022-04-15 |
Versal
,
嵌入式设计教程
,
入门指南
Vitis AI 下载的模型缺少应用
我用的硬件板卡是ZCU102,从Vitis AI的AI-Model-Zoo中下载了pt_unet_chaos-CT_512_512_23.3G_2.0模型的ZCU102文件,解压后发现只有编译好的.xmodel文件
2022-04-15 |
Vitis-AI
Versal 嵌入式设计教程简介
本文档旨在提供有关将赛灵思 Vivado® Design Suite 流程应用于 Versal™ VMK180/VCK190 评估板的指示信息。所使用的工具为 Vivado Design Suite 和 Vitis™ 统一软件平台 2020.2 版。
2022-04-14 |
Versal
,
嵌入式设计教程
Ubuntu上XRT和Alveo平台软件包的离线安装步骤
本文介绍了在运行Ubuntu的脱机主机上安装Xilinx Runtime(XRT)和Alveo平台软件包所需的必要步骤。
2022-04-14 |
XRT
,
Ubuntu
,
Alveo
【工程师分享】居家办公条件下,如何在VCK190的SD启动模式下进行JTAG启动和调试
办公室有VCK190单板,运行在SD启动模式下,能进入Linux。但是现在在家办公,不能更改VCK190单板启动模式。
2022-04-13 |
VCK190
U-boot下的自定义命令设计
在开发过程中,有时候会根据一些实际情况在U-BOOT阶段完成一些外设的初始化,或者实现一些功能应用。本文给大家介绍一下如何在u-boot中通过增加自定义的command方式来达到这一目的。
2022-04-13 |
u-boot
第一页
前一页
…
31
32
33
…
下一页
末页