跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
FPGA中的上拉下拉电阻以及开漏推挽输出电路
什么是上拉/下拉电阻?有什么作用?又该怎么用?上拉电阻:将一个不确定的信号通过电阻连接到高电平(VCC),使该信号初始电平为高电平。下拉电阻:将一个不确定的信号通过电阻连接到低电平(GND),使该信号的初始电平为低电平。
2020-02-11 |
FPGA
,
上拉电阻
,
推挽输出
FPGA时序约束实战篇之多周期路径约束
多周期路径,我们一般按照4个步骤来约束:有使能的数据;两个有数据交互的时钟之间存在相位差;存在快时钟到慢时钟的路径;存在慢时钟到快时钟的路径。
2020-02-10 |
FPGA
,
时序约束
FPGA系列之“Zynq MPSoC PS-PL AXI Interfaces”
本文主要介绍Zynq UltraScale+ MPSoC系列器件的PS-PL之间互连的AXI总线接口。
2020-02-10 |
FPGA
,
Zynq-MPSoC
FPGA 构建环境可以实现自动化?
创建 FPGA 设计和维护 Vivado® 设计套件项目时,版本控制系统对于团队合作可能是一项具有挑战性的任务。工程师必须能跟踪设计变更,完整地从 HDL 或 TCL 源代码再现项目并交付特定的项目状态。
2020-02-07 |
FPGA
FPGA时序约束实战篇之伪路径约束
在不加时序约束时,Timing Report会提示很多的error,其中就有跨时钟域的error,我们可以直接在上面右键,然后设置两个时钟的伪路径。
2020-02-06 |
FPGA
,
时序约束
资深FPGA工程师讲给初学者的肺腑之言
很多FPGA初学者,都会怀疑学习FPGA有没有前途,发展前景怎么样,到底该怎样学习FPGA???各种迷茫,导致无法踏踏实实、全身心投入FPGA学习与开发工作中。下面请看看一个死磕FPGA 15年的大神给大家的肺腑之言,相信看完之后的你不在徘徊、不再犹豫、能够勇往直前。
2020-02-05 |
FPGA工程师
FPGA时序约束理论篇之IO约束
I/O约束是必须要用的约束,又包括管脚约束和延迟约束。管脚约束就是指管脚分配,我们要指定管脚的PACKAGE_PIN和IOSTANDARD两个属性的值,前者指定了管脚的位置,后者指定了管脚对应的电平标准。
2020-02-05 |
FPGA
,
时序约束
FPGA系列之“GTx的参考时钟”
本文主要介绍Xilinx FPGA的GTx的参考时钟。下面就从参考时钟的模式、参考时钟的选择等方面进行介绍。
2020-02-04 |
FPGA
,
时钟
基于 FPGA 硬件设计DDS的跳频信号产生系统
跳频通信具有良好的抗干扰、抗多径衰落、抗截获等能力和同步迅速等特点,广泛应用于军事、交通、商业等各个领域。其关键技术主要有三点:跳频序列发生器、跳频频率合成器和跳频同步器。
2020-02-03 |
FPGA
,
硬件设计
,
DDS
值得收藏的FPGA硬件PCB布局小技巧(AD)
① 滤波电容的放置要与电源接近,振荡器也是,在振荡器前端放电阻。② 通过Design的Board Shape改变电路板大小。
2020-01-20 |
FPGA
,
PCB
基于FPGA的SPI协议实现
SPI——串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM、FLASH、实时时钟,AD转换器以及数字信号处理器和数字信号解码器之间。SPI是一种高速,全双工,同步的通信总线,在芯片上只占用四根线(CS、MOSI、MISO、SCK),极大的节约了芯片的引脚。
2020-01-19 |
FPGA
,
SPI
如何使用Git进行Vivado工程的管理
git有多好用我就不用多说了,可谓是程序员必备技能之一。对于一般的软件代码来说,只需把源文件进行git管理即可。但对于FPGA工程师来说,使用git多多少少有几个问题......
2020-01-19 |
Git
,
Vivado
视频系列 35 - 糟糕!我的视频设计无法运行!这可如何是好?
本篇博文并非技术类文章,但无疑是专为技术人员撰写的。完成几个项目之后,您心知肚明这些项目能够一蹴而就或多或少都掺杂些运气成分。您可能会遇到人为错误、事先未曾预料到的困难、甚至是超出您控制的问题(比如,源端 (source) 或接收端 (sink) 设备的问题)。
2020-01-17 |
视频
大家一致避免使用的锁存器为什么依然存在于FPGA中?我们对锁存器有什么误解?
在FPGA的设计中,避免使用锁存器是几乎所有FPGA工程师的共识,Xilinx和Altera也在手册中提示大家要慎用锁存器,除非你明确知道你确实需要一个latch来解决问题。而且目前网上大多数文章都对锁存器有个误解,我们后面会详细说明。
2020-01-16 |
锁存器
,
FPGA
FPGA时序约束之Tcl命令的对象及属性
在前面的章节中,我们用了很多Tcl的指令,但有些指令并没有把所有的参数多列出来解释,这一节,我们就把约束中的Tcl指令详细讲一下。
2020-01-15 |
FPGA
,
时序约束
第一页
前一页
…
74
75
76
…
下一页
末页