跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
【 Vivado 】XDC文件的约束顺序
由于XDC约束是按顺序应用的,并且基于明确的优先级规则进行优先级排序,因此必须仔细检查约束的顺序。如果多个物理约束发生冲突,则最新约束将获胜。 例如,如果通过多个XDC文件为I / O端口分配了不同的位置(LOC),则分配给该端口的最新位置优先。
2020-02-28 |
Vivado
,
XDC
Xilinx OpenCL的存储模型
在OpenCL中提供的存储模型中,有如下几种Memory类型。Host Memory:Host Memory指的是连接在主板上的内存条,仅供host进行数据读取。Off-Chip Global memory:Off-Chip Global memory 指的是在FPGA板卡上通过硬件与FPGA芯片连接的内存条。数据存取所花费的时间相对较长,但是容量相对较大。
2020-02-28 |
Xilinx
,
OpenCL
Zynq开发简述
Zynq的开发四种方式:纯PL开发,纯PS开发(helloworld),PS+PL(无操作系统,跑裸跑程序),PS+PL(跑操作系统)。
2020-02-28 |
Zynq
为什么推荐使用XPM?
什么是XPM?可能很多人没听过也没用过,它的全称是Xilinx Parameterized Macros,也就是Xilinx的参数化的宏,跟原语的例化和使用方式一样。可以在Vivado中的Tools->Language Templates中查看都有哪些XPM可以例化。
2020-02-27 |
Xilinx
,
Vivado
Xilinx Floating-Point Operator IP创建与仿真
搜索float双击Floating-point。Operation Selection 我们这里选择浮点数的加减法验证。Precision of Inputs 我们选择单晶浮点数(Single),指数位宽Exponent Width 8bit 尾数位宽24 bit
2020-02-27 |
Xilinx
,
浮点数
FPGA 中的有符号数乘法
FPGA中乘法器是很稀缺的资源,但也是我们做算法必不可少的资源。7系列及之前的FPGA都是25x18的DSP,UltraScale中是27x18,我们可以通过调IP Core的方式或者原语的方式来进行乘法操作。在里面可以设置有符号还是无符号数乘法。
2020-02-25 |
7系列FPGA
,
UltraScale
XilinxFloating-Point IP
Xilinx Floating-Point IP主要分为操作数s_axis_a,s_axis_b,s_axis_c,可编程操作s_axis_operation和输出结果m_axis_result。
2020-02-25 |
Xilinx
配置文件的自动化生成和管理
Vivado相比与上一代开发工具ISE,一个巨大的提升就是全面支持Tcl脚本语言。由于全面支持Tcl脚本,所以可以利用Tcl来做一些好玩的事情。这里抛砖引玉,分享一点关于Vivado Tcl的使用小心得。
2020-02-24 |
配置文件
,
自动化
,
Vivado
当金融科技遇上 FPGA,解决时延问题 So easy!
金融科技英译为 Fintech, 是 Financial Technology 的缩写,指通过利用各类科技手段创新传统金融行业所提供的产品和服务,提升效率并有效降低运营成本。近年来,众多金融技术公司相继推出基于 FPGA 的产品,在模型计算、高频交易等领域大放异彩。
2020-02-21 |
FPGA
,
智慧金融
FPGA时序约束之Vivado辅助工具
我们讲的都是xdc文件的方式进行时序约束,Vivado中还提供了两种图形界面的方式,帮我们进行时序约束:时序约束编辑器(Edit Timing Constraints )和时序约束向导(Constraints Wizard)。两者都可以在综合或实现后的Design中打开。
2020-02-21 |
FPGA
,
时序约束
,
Vivado
Verilog中Wire 和 Reg 的区别
wire 和reg是Verilog程序里的常见的两种变量类型,他们都是构成verilog程序逻辑最基本的元素。正确掌握两者的使用方法是写好verilog程序的前提。但同时,因为他们在大多数编程语言中不存在,很多新接触verilog语言的人并不能很清楚的区别两种变量的不同之处。这里简单对他们做一个比较,方便在编程时区别使用。
2020-02-19 |
Verilog
硬件电路设计之“数字-模拟编码”
本文主要介绍数字-模拟编码技术。数字 - 模拟编码技术主要有以下几种: 幅移键控编码(ASK,Amplitude shift keying) 频移键控编码(FSK,Frequency shift keying) 相移键控编码(PSK,Phase shift keying) 正交调幅编码(QAM,Quadrature Amplitude Modulation)
2020-02-19 |
硬件电路设计
时钟树问题简介
时钟树不仅可以做到高扇出,还可以做到让时钟信号到达各个触发器的时刻尽可能一致,也即保证时钟信号到达时钟域内不同触发器的时间差最小。这篇博文进一步说时钟树的问题,我们知道了时钟树的这么强大的功能,好处这么多,那么怎么使用时钟树,我什么时候使用到了时钟树呢?
2020-02-18 |
时钟树
浮点数基础
浮点数,是属于有理数中某特定子集的数的数字表示,在计算机中用以近似表示任意某个实数。具体的说,这个实数由一个整数或定点数(即尾数)乘以某个基数(计算机中通常是2)的整数次幂得到,这种表示方法类似于基数为10的科学计数法。
2020-02-18 |
浮点数
硬件接口协议之“数字-数字编码中的双极性码”
本文主要介绍数字-数字编码中的双极性码。双极性码是使用两个以上的电平值进行编码,无线路信号代表一种信号逻辑状态,正电平和负电平交替代表另一种状态。
2020-02-17 |
硬件接口
,
数字编码
第一页
前一页
…
73
74
75
…
下一页
末页