博客

Xilinx 7系列FPGA收发器架构之接收器（RX）（十三）

2023-01-10 | 7系列FPGA, 收发器, 接收器

基于Xilinx的时序分析与约束（6）----如何读懂vivado下的时序报告？

2023-01-09 | 时序分析, Vivado

Xilinx DDS Compiler IP 使用教程

2023-01-09 | DDS, Ultra96

RFSoC应用笔记 - RF数据转换器（10）：RFSoC关键配置之其他功能（一）

2023-01-06 | RFSoC, RF数据转换器, ADC

Xilinx 7系列FPGA收发器架构之接收器（RX）（十二）

2023-01-05 | 7系列FPGA, 收发器, 接收器

基于Xilinx的时序分析与约束（5）----衍生时钟约束

2023-01-04 | 时钟约束, 时序分析

RFSoC应用笔记 - RF数据转换器（9）：RFSoC关键配置之RF-DAC内部解析（三）

2023-01-04 | RFSoC, RF数据转换器, RF-DAC

以Vivado工具为例了解FPGA综合

2023-01-03 | Vivado, FPGA综合

Xilinx RFSOC GEN1 ADC和DAC简单测试

2023-01-03 | RFSoC, ADC, DAC

基于Xilinx的时序分析与约束（4）----主时钟约束

2022-12-30 | 时钟约束, 时序分析

Xilinx 7系列FPGA收发器架构之接收器（RX）（十一）

2022-12-30 | 7系列FPGA, 收发器, 接收器

FPGA高速信号处理的片外静态时序分析

2022-12-30 | 信号处理, 静态时序分析

RFSoC应用笔记 - RF数据转换器（8）：RFSoC关键配置之RF-DAC内部解析（二）

2022-12-29 | RFSoC, RF数据转换器, RF-DAC

基于Xilinx的时序分析与约束（3）----基础概念（下）

2022-12-29 | 时序分析

数字通信中为什么需要时钟线

2022-12-27 | 数字通信, 时钟线