重温FPGA设计流程四：(有限状态机)
judy 在 周三, 08/28/2019 - 10:52 提交
软件：Vivado2017.4 板卡：Ego1 型号：xc7a35tcsg324-1
FPGA设计
重温FPGA设计流程三：(基于Verilog来设计流水灯)
judy 在 周一, 08/26/2019 - 10:59 提交
软件：Vivado2017.4 板卡：Ego1 型号：xc7a35tcsg324-1。打开Vivado，创建一个名为design_test的空白工程。点击Add source或者Sources中的+号来添加或者创建一个设计源文件，点击Next。
重温FPGA设计流程二：(IP核应用-全加器)
judy 在 周二, 08/20/2019 - 10:41 提交
软件：Vivado2017.4 板卡：Ego1 型号：xc7a35tcsg324-1
FPGA设计干净的代码是程序员的核心技能
judy 在 周二, 08/20/2019 - 10:06 提交
一个项目看上去很简单，精心设置了架构，结果越做发现冲突越多，直到整个逻辑完全混乱。本来一天可以的完成的事不知道怎么搞的一个星期还没有完成；本来只需要做一行更改，结果却涉及到N个模块；出现了一个非常小的BUG打了一个补丁
重温FPGA设计流程一：(IP封装)
judy 在 周四, 08/15/2019 - 08:55 提交
一、IP封装：1、打开Vivado，点击Create Project。2、点击Next，在Project name中输入我们的项目名称：74LS00。3、点击Next，默认勾选Do not specify…4、点击Next，核对信息，然后点击Finish。5、在空白工程中，左侧Flow Navigator中，选择PROJECT MANAGER下的Add Source。
Get到这些小技巧，FPGA设计将提高一个台阶
judy 在 周一, 04/15/2019 - 09:33 提交
【干货分享】Get到这些小技巧，FPGA设计将提高一个台阶
【XDF资料下载】云中的 FPGA 设计 - 优化基础
judy 在 周二, 01/29/2019 - 16:49 提交
本PPT介绍了高效使用云计算来进行 FPGA 设计和性能优化。
从赛灵思FPGA设计流程看懂FPGA设计
judy 在 周五, 01/25/2019 - 15:36 提交
利用XilinxISE软件开发FPGA的基本流程包括代码输入、功能仿真、综合、综合后仿真、实现、布线后仿真与验证和下班调试等步骤。如下图所示
监控FPGA内部温度和电压，你造吗?
judy 在 周一, 12/10/2018 - 17:31 提交
FPGA设计的时候，我们需要考虑功耗，功耗自然与温度相关，还需要考虑电源供电电压的稳定性以满足高低温的环境，有没有考虑过，怎么监控FPGA内部的温度和电压变化情况，这对项目的优化和评估用处很大
FPGA设计千兆以太网MAC（3）——数据缓存及位宽转换模块设计与验证
judy 在 周五, 11/02/2018 - 10:08 提交
本文设计思想采用明德扬至简设计法。上一篇博文中定制了自定义MAC IP的结构，在用户侧需要位宽转换及数据缓存。本文以TX方向为例，设计并验证发送缓存模块。这里定义该模块可缓存4个最大长度数据包，用户根据需求改动即可。