Vivado

Vivado 是赛灵思(Xilinx)公司推出的一款综合性的设计工具套件,用于 FPGA(现场可编程门阵列)和 SoC(系统级芯片)的设计、开发和验证。它提供了一系列功能强大的工具,帮助工程师在各种应用领域中实现高性能、低功耗的硬件设计。

Vivado Design Suite Tcl 命令参考指南

本指南涵盖了以下设计流程:硬件、IP和平台开发。

VIVADO的综合属性ASYNC_REG

跨时钟域设计(CDC)是个老生常谈的问题,各种笔面试都很喜欢考。其场景很多很杂

Vivado的报错:Opt 31-67

最近遇到了一个vivado的报错,也算是一个比较低级的错误了,但是有值得思考的地方,这里分享下。

DFX流程(2)——非项目模式下的DFX

Vivado同时支持在工程模式以及非工程模式中使用DFX流程,这里我们先从非工程模式开始介绍。

Vivado切换使用modelsim打不开解决办法

vivado软件切换使用modelsim仿真时,如果出现如下图所示情况

Vivado的Abstract Shell功能(二)

本文主要介绍三个部分:DFX的基本流程、AS的环境搭建、AS的具体执行

Vivado的Abstract Shell功能(一)

Abstract Shell最大的优势是除第一次外,后续可以减少bit的生成时间

如何加快Vivado的编译速度

在Windows下Vivado默认使用的是2线程,编译较慢。可改为32线程使Vivado可使用更多计算机资源,以加快编译速度

Vivado关联第三方编辑器-Vscode(包括解决打开Vscode卡死的问题)

本文将介绍如何在Vivado中将代码编辑器绑定为第三方编辑器——Vscode

Vivado 设计套件:围绕 IP 的设计流程

Vivado® Design Suite 可提供围绕 IP 的设计流程,支持您将来自各种设计的 IP 模块添加到自己的设计中