博客

FIFO、RAM的工程实践

2022-10-25 | FIFO, RAM, FPGA设计

K26 SOM从emmc启动linux

2022-10-24 | K26, kv260, eMMC

通信技术专题：信道均衡器

2022-10-24 | 通信技术, 均衡器, 5G

如何申请Xilinx的评估IP

2022-10-24 | Xilinx, IP, 每日头条

Vivado中的Elaborate是做什么的？

2022-10-24 | Vivado, Elaborate

Vivado从此开始（进阶篇）读书笔记——综合阶段相关知识点

2022-10-21 | Vivado

Vivado 中ibert的使用

2022-10-20 | Vivado, IBERT

Xilinx射频系统级芯片(RFSoC)，你用过吗？

2022-10-19 | RFSoC

为什么RTL代码推荐使用XPM（Xilinx参数化宏）？

2022-10-19 | XPM, RTL代码

FPGA项目开发之同步信号和亚稳态

2022-10-19 | FPGA, 亚稳态

Xilinx selectIO 资源的使用——input方向

2022-10-19 | SelectIO, 7系列FPGA, input

Xilinx 7系列SelectIO结构之IO标准和端接匹配（二）

2022-10-18 | 7系列FPGA, SelectIO

Verilog中$finish、$stop的使用与区别

2022-10-18 | Verilog

字符串匹配算法——shift_and的FPGA实现

2022-10-18 | 字符串匹配, FPGA

ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记

2022-10-17 | Zynq-7000, MPSoC, ADC, 每日头条