博客

FPGA职业生涯五个层次简述

2022-11-01 | FPGA, 职业生涯

扫盲：复位信号如何影响FPGA资源利用率

2022-10-31 | 复位信号, FPGA资源

Xilinx FPGA资源解析与使用系列——Transceiver（二）环回模式

2022-10-31 | FPGA资源, Transceiver

Vivado联合Modelsim软件安装和仿真库编译

2022-10-28 | undefined

Xilinx FPGA资源解析与使用系列——Transceiver（一）参考时钟解析

2022-10-28 | Transceiver, FPGA设计

FPGA处理浮点数

2022-10-27 | 浮点数, IP核

FPGA开发中RAM的使用方法以及细节技巧

2022-10-27 | FPGA开发, RAM

vivado使用——如何用脚本添加文件

2022-10-26 | Vivado, Tcl脚本

Vivado从此开始（进阶篇）读书笔记-RAM的三种工作模式

2022-10-25 | Vivado, RAM

ZYNQ 7000的硬件SPI控制器配置为三线制SPI

2022-10-25 | ZYNQ7000, SPI

FIFO、RAM的工程实践

2022-10-25 | FIFO, RAM, FPGA设计

K26 SOM从emmc启动linux

2022-10-24 | K26, kv260, eMMC

通信技术专题：信道均衡器

2022-10-24 | 通信技术, 均衡器, 5G

如何申请Xilinx的评估IP

2022-10-24 | Xilinx, IP, 每日头条

Vivado中的Elaborate是做什么的？

2022-10-24 | Vivado, Elaborate