• 免费注册
  • 登 录
  • 首页
  • 新闻
  • 视频
  • 博客
  • 互动专区
  • 技术文章
  • 下载中心
  • Xilinx 午后加油站
  • Xilinx Wiki
  • Xilinx 大学计划
  • 活动
  • 商城

开发者专区

     软件开发专区
     硬件开发专区
     系统开发专区
     加速专区
     加速云服务
     reVISION专区
     机器学习

技术与方案

  • DSP
  • 低功耗
  • 存储器
  • 时序/验证
  • 嵌入式处理
  • 设计安全性
  • 连接
  • 配置

产品与工具

  • reVISION
  • SDAccel开发环境
  • SDSoC开发环境
  • SDNet
  • Kintex UltraScale
  • Virtex UltraScale
  • Zynq MPSoC
  • UltraScale+
  • UltraFast
  • UltraScale
  • RFSoc
  • 机器学习
  • ZYNQ
  • Vivado设计套件
  • Artix-7
  • Kintex-7
  • Virtex-7
  • Virtex-6
  • Virtex-5
  • Virtex-4
  • Spartan-7
  • Spartan-6
  • MicroBlaze核
  • JESD204B

白皮书：Xilinx交付全面的成本优化型All Programmable产品组合

白皮书：Xilinx交付全面的成本优化型All Programmable产品组合
村田中文技术社区 |Imagiantion中文技术社区 | 创新网Xilinx中文社区 | 创新网Altium中文社区
研讨会大全 | SDN社区
关于我们 | 联系我们 | 广告服务 | 法律声明 | 网站地图 | 友情链接
--电子创新网--
粤ICP备12070055号

  • Xilinx午后加油站所有文章列表
  • OKI IDS 和 Avnet 基于 Zynq UltraScale+ MPSoC 开发 ADAS和 4/5 级自动驾驶电路板设计方案 
  • 何时（和为什么）在嵌入式系统设计中使用 FPGA 比较好？一位Xilinx DSP 现成应用工程师回应
  • 需要为 5G 应用构建海量 MIMO RF 系统吗？最新 EDN 文章将告诉您如何使用 Xilinx Zynq UltraScale+ RFSoC

  • reVISION惊艳登场， Xilinx让视觉导向机器学习更简单！
  • 视频：使用 reVISION 实现的 4K60 密集光流算法
  • 一文带你了解Xilinx reVISION堆栈
  • reVISION: 将全可编程技术扩展至广泛的视觉导向机器学习应用
  • 【视频】reVISION：为视觉导向的机器学习应用铺平道路

    • 热门推荐





    FPGA开发交流

    今日头条

    1. 【数据手册】Alveo U200 和 U250 数据中心加速卡（DS962）
    2. 赛灵思蝶变之路：从FPGA进入ACAP世界
    3. 【白皮书】赛灵思 AI 引擎及其应用
    4. 赛灵思强大FPGA加持，浪潮推出极致性能AI加速卡F37X
    5. AWS F1覆盖区域数量翻番 ——正式宣布落地中国
    6. 又一款7nm惊世产品发布！Xilinx发布颠覆性AI推理产品VersaL!
    7. Xilinx推出全球最快的数据中心和AI加速器卡
    8. Xilinx推出首款新类别平台—— Versal ： 利用软件可编程性与可扩展的 AI 推断技术支持快速创新
    9. 详细揭秘赛灵思第一款ACAP产品Versal
    10. 使用即用型开发板和开源软件快速开发定制的 HP 测试仪器
    11. 实现更低功耗的更高吞吐量 —— Xilinx业界首款可配置集成型 SD-FEC
    12. 告别选择困难症——区分FPGA与CPLD
    13. 【视频】：Zynq UltraScale+ RFSoC 评估工具演示
    14. 同类首创：支持 FPGA 逻辑的多 Gb ADC/DAC 采样套件
    15. 用Python玩FPGA背后的故事

    最新评论

    • 要解决这个问题，请先删除原有运行配置再新创建一个。
      3 天 8 小时之前
    • 解决方案 这种行为主要出现在 Virtex
      1 周 1 天之前
    • 楼主真厉害！
      1 周 2 天之前
    • 看看资料
      1 周 2 天之前
    • 选择顶层文件在process面板中选择Generate
      1 周 3 天之前
    • 66666666
      3 周 2 天之前
    • 前面你说的波形不完整
      3 周 2 天之前
    • 大神，可以将代码分享一下吗！邮箱是：1558565056@
      4 周 4 天之前
    • zynq> ip link set can0 type
      4 周 5 天之前
    • 很好
      5 周 2 天之前

    微博