关于Xilinx Zynq UltraScale+ MPSoC的电源管理系统

作者:Kenshin

Zynq UltraScale+ MPSoC是Xilinx公司推出的首款真正意义上的All Programmable异构处理SoC,采用新一代16nm FinFET工艺技术,包含可扩展的32位或64位多处理器CPU,用于实施处理图形和视频的专用硬件引擎、先进的高速外设以及丰富的可编程逻辑资源,与基于ASSP的专用SoC解决方案不同的是Zynq UltraScale+ MPSoC能通过灵活的32或 64 位数据宽度的处理系统提供最大的可扩展性,可应用于汽车驾驶辅助与安全系统(ADAS)、有线和无线高速通信系统、工业物联网等领域。

图1 Xilinx Zynq UltraScale+ MPSoC内部设计模块图

图1 Xilinx Zynq UltraScale+ MPSoC内部设计模块图

今天这里向大家介绍一下Zynq UltraScale+ MPSoC的电源管理系统,其内部电源设计采用多个隔离的“电源区”,分别由特性的外部管脚供电,实现电源的高效管理。一共划分为四个“电源区”,分别是PS部分电池功耗区、全功耗区、低功耗区以及PL功耗区。如果设计中没有对这些电源区进行自定义设置,那么它们之间是可以实现电源共享的。

图2 Zynq UltraScale+ MPSoC内部电源区划分

图2 Zynq UltraScale+ MPSoC内部电源区划分

电池功耗区集成备份电源内存存储器,断电后数据能保存在此内存设备中,主要用于存储加密秘钥,同时外部晶振提供实时时钟保证断电后正常运行,这部分采用外部电池供电,功耗范围为180nW~3μW。

低功耗区包括实时处理器单元即两个ARM Cortex-R5处理器、静态片上存储器、平台管理单元(PMU)、配置和安全单元以及低速外设。该区的功耗范围在20mW~400mW。

全功耗区包括应用处理器单元即四个ARM Cortex-A53处理器、GPU、DDR内存控制器以及高性能外设如PCIe、USB3.0、显示端口、SATA接口,该区功耗主要取决于活动的处理器内核数量和执行的计算量,功耗可达到几瓦特。

PL功耗区包括可编程逻辑单元、DSP模块、XADC、I/O端口以及高速串行接口,除此之外某些型号还包括视频编解码器、PCIe Gen4控制器、100G以太网MAC单元等。该区的功耗主要和占用的可编程逻辑资源数量以及时钟频率有关。

除此之外每个功耗区还能够进一步划分为不同的“电源岛”,实现对每个单元更详细的电源方案配置。这个电源管理架构为应用处理器单元和实时处理器单元提供了API接口,采用行业标准设计,工程师可以根据需要选择不同的电源模式,这样就可以使能或者禁止某些Zynq UltraScale+ MPSoC内部组件,满足系统功能需求的同时优化了功耗和散热问题。

声明:本文为原创文章,转载需注明作者、出处及原文链接,否则,本网站将保留追究其法律责任的权利