深度解读Xilinx 16nm FinFET FPGA的四大亮点

作者:张谊

2015年,基于FinFET 工艺的IC产品将大量面市,除了英特尔的X86处理器和一些ASIC处理器外,FPGA也正式步入FinFET 3D晶体管时代,2月23日,羊年大年初五,赛灵思率先发布基于16nm FinFET 3D晶体管的FPGA新品,再次创下业界第一,开启了FinFET FPGA的新时代。

与ASIC或者X86处理器相比,FinFETFPGA要复杂得多,它不是简单地把最底层的晶体管结构改变那么简单,它不但需要配套的开发工具的支持还需要在FPGA的内部结构上做革新,这样才可以把FinFET结构的优势发挥出来。

“在16nm领域我们继续领先一代。在28nm我们毫无疑问是领先的,20nm就更不用说了。我们并不是交替领先,而是第三次领先。所以可以称遥遥领先!”赛灵思公司全球高级副总裁,亚太区执行总裁汤立人在发布会上激动地表示。

基于他的介绍和一些背景资料,我们深度分析下赛灵思16nm FinFET 3D晶体管的FPGA的四大亮点。

一、 UltraScale+架构是什么?

与ASIC不同,FPGA的架构对其性能的影响非常大,ASIC的最底层就是晶体管门电路,升级到FinFET工艺后把原来2D结构的晶体管变成3D结构就可以了,但是FPGA不能这样简单升级,因为FPGA的底层晶体管结构牵涉到门电路的逻辑实现问题,所以在架构上必须慎重。

我注意到赛灵思采取了非常聪明的做法,这种做法类似互联网思维中的“迭代”---就是以成熟工艺实验新的架构和工具,再用先进工艺采用成熟的架构和工具!例如赛灵思在传统20nm 工艺时代开始FPGA架构的变革,把UltraScale引入,注入不是现在16nm的UltraScale+?架构哦,等20nm已经验证了这个架构后,在16nm在采用这个新架构UltraScale+?,所以这样的领先不仅仅是工艺的领先,是一种双重领先。

UltraScale架构推出是FPGA的一次革命性改进,以往的FPGA经常被ASIC厂商攻击一个软肋就是门电路的利用率问题,好的设计也就是用到90%左右的资源,因此10%的逻辑资源没有利用,消耗了成本、面积和功耗,这点经常被拿到做比较。而赛灵思的UltraScale架构为什么是革命性 改进呢?因为它可以把FPGA的利用率大大提升到95%左右!这基本把所有逻辑资源都用了!这和ASIC已经没有太多差别了!所以赛灵思一直称它是ASIC级的架构,确实是有道理的。

UltraScale架构已经很厉害了,这次16nm的UltraScale+?架构更强大,因为它还采用了全新的互联优化技术——SmartConnect,它可以提升互联的性能功耗比

我们都知道,系统内部连接是个大问题。问题随着系统越复杂而变得越严重——复杂的逻辑块连在一起,内部连接也跟着变复杂,所以随着工艺技术的演进,内部连接技术也需要同样革新!

“SmartConnect是一种新的创新型FPGA互联优化技术,通过智能系统级互联优化,可额外提供20%到30%的性能、面积和功耗优势。UltraScale架构通过重新架构布线、时钟和逻辑结构能够解决芯片级的互联瓶颈,而SmartConnect则通过应用互联拓扑优化满足特定设计的吞吐量和时延要求,同时缩小互联逻辑面积。”汤立人强调。

用通俗的话来理解,SmartConnect是提升了连接的效率,大大降低了连接的功耗。它带来了性能的大幅度提升。

二、全新Zynq UltraScale MPSoC新在哪里?

这次同时发布的还有号称全新的多处理SoC(MPSoC),这个器件新在哪里?看看这个框图!

看看它的内部结构:
1、 一个四核A53处理器 CPU
2、 一个GPU Mali-400MP
3、 一个Cortex-R5 CPU
4、 电源管理单元,AMS单元
5、 H.265(HEVC)视频编解码器
6、 安全模块
7、 UltraScale FPGA 单元;

这其实就是一款异构处理器,如前所述,它是一款ASIC就级的异构处理器!而且是64位,采用16nm FinFET工艺的处理器!而且是采用FPGA实现硬加速的处理器!

汤立人特别指出这个系统还包括支持确定性操作(deterministic operation)的双核ARM Cortex?-R5实时处理器,从而可确保实时响应、高吞吐量和低时延,实现最高级别的安全性和可靠性。

另外,单独的安全单元可实现军事级的安全解决方案,诸如安全启动、密钥与库管理和防破坏功能等,这些都是设备间通信以及工业物联网应用的标准需求。

它还支持还支持Displayport、MIPI和HDMI。最后,该新器件还添加了专用平台和电源管理单元(PMU),其可支持系统监控、系统管理以及每个处理引擎的动态电源门控。

所以,Zynq UltraScale MPSoC 是赛灵思在异构处理器方面的一次成功探索,更大胆地说向处理器的终极目标迈进!未来的处理器必将是一种融合各处处理功能于一体,同时兼具灵活性的架构!ASIC也会往这个方向发展,例如AMD就在异构处理器领域做了很多探索。

三、3D-on-3D是什么?

这也是赛灵思引以为傲的技术,实际上,3D IC技术已经提出了很多年,真正有突破的是赛灵思在Vritex-7上实现的V7-2000T FPGA,这是全球第一个采用堆叠硅片互联 (SSI) 技术的商用FPGA。也是赛灵思和台积电合作的成果。

3D-on-3D技术就是把基于3D晶体管的FPGA再次实现3D结构,由于FinFET相比平面晶体管实现性能功耗比非线性提升很多,3D IC相比UltraScale架构3D IC来说,在集成度和单位功耗带宽又有非常达的提升。

四、UltraRAM---最新的存储器技术

FPGA的片上存储也是最关键的技术,这次16nm FinFET FPGA采用了称为UltraRAM的技术,通过对SRAM 集成的支持, UltraRAM解决了影响FPGA和SoC系统性能和功耗的最大瓶颈。

利用这项新技术能创建用于多种不同应用场景的片上存储器,包括深度数据包和视频缓冲,实现可预见的时延和性能。设计人员通过紧密集成大量嵌入式存储器与相关处理引擎,不仅能实现更高的系统性能功耗比,并可降低材料清单(BOM)成本。UltraRAM提供多种配置,容量最大可扩展至432 Mb。

这个技术带来的性能提升是惊人的!这是测试数据

“这样一来可以做到深度数据包缓冲、视频缓冲,这个非常重要,在4K/8K,视频应用方面缓存非常重要。在芯片内、芯片上做RAM,信号就不需要在芯片和芯片之间跑,所以无论在功耗、性能、成本方面,对我们有非常大的帮助,UltraRAM非常重要。”他指出。
汤立人在发言中指出,本次采用的工艺不是一起按报道的16nm FinFET而是16FF+,“16FF比Intel、三星的14差一点,后来就出了16FF+,跟16FF很不同的,比它性能提高15%,在功耗方面降低大概30%,这对整个行业都是非常重要的。”他表示,“我们用16FF+做UltraScale+。总体来说,16FF+加上UltraRAM加上智能互联,在性能功耗方面带来近两倍的提升,是三个最大的基础。预计今年有50款产品采用这个工艺技术。”

这个工艺带来的性能提升

16nm的FinFET主要瞄准的应用是400G OTN、8K电视、LTE Advanced、早期5G无线、Tb级有线通信、汽车驾驶员辅助系统以及工业物联网(IoT)等应用。

据汤立人透露目前针对所有UltraScale+产品系列的早期客户参与计划正在如火如荼进行。首个流片和设计工具的早期试用版本预计将于2015年第二季度推出。 首款发货预计在2015年第四季度。所以,今年四季度,我们就将看到正式的16nm FinFET 3D晶体管的FPGA了!

汤立人表示可以使用目前的Vivado工具开发新的FPGA产品,无需做更多修改,这也是赛灵思一个聪明的迭代方法。

如需最新Zynq UltraScale+ MPSoC技术文档及更多信息,请访问赛灵思中文网站: china.xilinx.com/ultrascale 。