ZYNQ入门实例——定时器中断与程序固化
judy 在 周二, 03/24/2020 - 09:32 提交
APU系统中CPU以串行执行代码的方式完成操作，软件方式很难做到精准计时，因此调用内部定时器硬件完成计时是更好的选择。本文以定时器中断方式控制LED周期性闪烁为例学习私有定时器的使用。同时学习如何将软件程序与硬件比特流文件一起固化到SD卡中，实现上电自动配置与启动自定义系统
Zynq
ZYNQ自定义AXI总线IP应用——PWM实现呼吸灯效果
judy 在 周四, 03/19/2020 - 09:23 提交
在实时性要求较高的场合中，CPU软件执行的方式显然不能满足需求，这时需要硬件逻辑实现部分功能。要想使自定义IP核被CPU访问，就必须带有总线接口。ZYNQ采用AXI BUS实现PS和PL之间的数据交互。本文以PWM为例设计了自定义AXI总线IP，来演示如何灵活运用ARM+FPGA的架构
基于ZYNQ的机器视觉应用实例
judy 在 周一, 03/16/2020 - 14:24 提交
用机器视觉技术取代人工，可以提供生产效率和产品质量，因此机器视觉技术广泛应用于工业检测（机械零部件的尺寸和位置测量）、机器人视觉、人脸识别、车牌识别、自动光学检查、无人驾驶汽车、追踪定位等领域
ZYNQ入门实例——三种GPIO应用、中断系统及软硬件交叉触发调试
judy 在 周五, 03/13/2020 - 09:20 提交
Xlinx的ZYNQ系列SOC集成了APU、各种专用外设资源和传统的FPGA逻辑，为ARM+FPGA的应用提供助力，降低功耗和硬件设计难度的同时极大提高两者间传输的带宽。之前在研究生课题中使用过ZYNQ搭建环路系统对算法进行板级验证
3分钟快速认识Zynq开发
judy 在 周三, 03/11/2020 - 10:18 提交
ZYNQ中包含了两个部分，双核的arm和FPGA。根据XILINX提供的手册，arm模块被称为PS,而FPGA模块被称为PL。ZYNQ内部包含PS和PL两部分，ZYNQ开发有一下四种方式
Zynq开发简述
demi 在 周五, 02/28/2020 - 10:20 提交
Zynq的开发四种方式：纯PL开发，纯PS开发（helloworld），PS+PL（无操作系统，跑裸跑程序），PS+PL（跑操作系统）。
瑞萨电子：实时控制，软硬结合，尽在Zynq® UltraScale+™ MPSoC FPGA电源解决方案
demi 在 周三, 02/26/2020 - 12:41 提交
电源管理要求非常多样化，通常每个不同的客户设计都有自己独特的要求。因此，没有统一的电源管理设计能够提供优化的解决方案。赛灵思与业界领先的电源管理公司合作提供先进的电源管理方案。
谈谈Xilinx的6输入LUTS（查找表）
demi 在 周二, 02/25/2020 - 14:43 提交
最近用了赛灵思最新UltraScale系列芯片，然后就拿着赛灵思的UG好好研究了一番。发现这个这个系列的FPGA跟ZYNQ相比有了改变，原来ZYNQ是一个CLB包含2个SLICE，然后每个SLICE同时又包含4个6输入LUTS。
PS 和 PL 互联技术之AXI接口
demi 在 周五, 02/14/2020 - 16:19 提交
如何设计高效的 PL 和 PS 数据交互通路是 ZYNQ 芯片设计的重中之重。AXI 全称 Advanced eXtensible Interface，是 Xilinx 从 6 系列的 FPGA 开始引入的一个接口协议，主要描述了主设备和从设备之间的数据传输方式。
zynq中使用FreeRTOS的空闲钩子函数时在SDK中的设置
demi 在 周三, 02/12/2020 - 17:08 提交
本文介绍zynq中使用FreeRTOS的空闲钩子函数时在SDK中的设置和一些说明