博客 | FPGA 开发圈

TCL语法中的文件访问

tcl对于文件的操作还是比较强大的，通过一些命令可以对文件进行一些操作。

2022-07-21 | tcl语法

从底层结构开始学习FPGA——MMCM与PLL

锁相环是一种控制反馈电路。PLL对时钟网络进行系统级别的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能

2022-07-21 | MMCM, 锁相环

TCL语法中的控制流、过程

tcl中的控制和C语言差距不大，包括if、while、for、foreach、switch、break、continue等。

2022-07-20 | tcl语法

Xilinx AX7103 MicroBalze学习笔记——MicroBlaze 按键中断实验

通过 AXI GPIO 检测按键状态产生中断信号，中断控制器检测到中断后，给处理器发送中断请求

2022-07-20 | AX7103, MicroBalze

从底层结构开始学习FPGA——时钟结构

7系列FPGA的时钟资源通过专用的全局和区域I/O和时钟资源管理复杂和简单的时钟需求。

2022-07-20 | FPGA, 时钟结构

Xilinx 7系列FPGA架构之SelectIO结构（二）

7系列FPGA支持非常宽的I/O电压标准，本文介绍以下典型的I/O电压标准及端接匹配电路

2022-07-19 | 7系列FPGA, SelectIO

Xilinx Vivado自带编辑器文字部分出现乱码解决办法

在进行FPGA开发时，常用的代码编辑器比如Sublime，但是最近发现再Sublime中编辑的代码文字部分

2022-07-19 | Vivado, 编辑器

Vivado 打印

之前通过发布的文章是真实的（文章是描述的）命令命令在上面的实际情况下使用的。在实现的每个子结束后打印至指定日志文件

2022-07-18 | Vivado

从底层结构开始学习FPGA----FIFO IP的定制与测试

在这篇文章中，已经对FIFO IP核的各个关键因素做了详细的讲解。

2022-07-18 | FPGA

创建K26 SOM最小系统

本文介绍如何使用K26 SOM新建最小系统，以及如何解决工程中经常出现的问题。

2022-07-18 | K26

Xilinx AX7103 MicroBalze学习笔记——MicroBlaze 串口发送 Hello World 实验

本节介绍最简单的实验工程，用串口打印helloworld。

2022-07-15 | AX7103, MicroBlaze

从底层结构开始学习FPGA----FIFO IP核及其关键参数介绍

本文对xilinx FIFO IP的参数做详细解读

2022-07-14 | FPGA, IP核, FIFO, 首页推荐

Xilinx AX7103 MicroBalze学习笔记——MicroBlaze介绍

MicroBlaze具有多功能互连系统，可支持各种嵌入式应用。

2022-07-14 | MicroBalze, AX7103

Xilinx 7系列FPGA架构之SelectIO结构（一）

从本文开始我们介绍Xilinx 7系列FPGA的SelectIO资源结构及使用

2022-07-14 | 7系列FPGA, SelectIO

5G NR中的HARQ机制基本原理

本文主要简述一下在无线通信系统中常用的HARQ机制。注意，在不同的标准中，HARQ传输机制有所不同。

2022-07-13 | 5G-NR, HARQ, 无线通信系统, 首页推荐

每日头条

UltraFast 设计方法时序收敛快捷参考指南

本快捷参考指南用于根据《适用于 FPGA 和 SoC 的 UltraFast 设计方法指南》(UG949) 中的建议快速完成时序收敛

Windows下交叉编译环境的制作

本文介绍一种通过petalinux制作的根文件系统，在Windows平台下建立交叉编译环境的方法。

利用成本优化型 FPGA 和自适应 SoC 释放创新潜能

本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，为硬件设计提供软件编程能力带来的灵活性优势。

CPM5 QDMA 的 Versal Tandem PCIe启动流程介绍

本文将从硬件设计和驱动使用两个方面介绍基于CPM5 QDMA 的 Versal Tandem设计和启动流程。

Vivado Design Suite 用户指南: 设计分析与收敛技巧

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计 CED 示例

本文可让开发者们看懂 AMD Vivado™ Design Tool 2023.2 中的“AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。

AMD 以太网设计示例

AMD 提供了支持不同速度的多种以太网 IP。此外，还提供了设计示例供用户用作参考。请参阅以下以太网设计示例列表。

基于VDMA的远程图像采集系统参考设计

本参考设计基于ZYNQ开发板，使用VDMA做原始图像采集系统，在petalinux下做服务器，通过Socket发送图像至Windows或者Linux上位机。