跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
什么是好的FPGA编码风格?(3)--尽量不要使用锁存器Latch
在FPGA设计中,几乎没人会主动使用锁存器Latch
2023-12-22 |
FPGA编码
,
锁存器
【FPGA图像处理实战】- 图像行缓存设计实现方式二(BRAM)
本文介绍如何使用BRAM实现图像行缓存的设计
2023-12-20 |
图像处理
,
BRAM
经过BUFGMUX的时钟该如何约束(更新)
我们先看UG949中举的例子:时序场景如下图所示
2023-12-19 |
BUFGMUX
【FPGA图像处理实战】- 图像行缓存设计实现方式一(FIFO)
本文将详细介绍使用FIFO来实现图像行缓存的设计
2023-12-19 |
图像处理
,
FIFO
FPGA直方图操作
图像直方图用作数字图像中色调分布的图形表示。它绘制了每个色调值的像素数
2023-12-15 |
FPGA
,
直方图
FPGA乒乓操作详解,知道与FIFO的区别吗?
本文将详细介绍乒乓操作的基本原理、应用场景以及与FIFO的区别。
2023-12-14 |
FPGA
,
FIFO
,
乒乓操作
什么是好的FPGA编码风格?(2)--多参考设计软件的语言模板(Language Templates)
本文介绍多参考设计软件的语言模板
2023-12-13 |
FPGA编码
,
语言模板
经过BUFGMUX的时钟该如何约束
时序场景如下图所示,clk0和clk1两个时钟输入,经过BUFGMUX后,输出到后面的逻辑
2023-12-12 |
BUFGMUX
,
约束
【FPGA数学运算】- FPGA复杂函数实现(幂函数、log函数、sin、cos)cordic IP
今天介绍一下Cordic算法和Xilinx的Cordic IP。
2023-12-11 |
FPGA
,
数学运算
,
Cordic算法
Xilinx vio的使用小结
在以往的项目中,要控制FPGA内部某个信号的值,往往是通过配置寄存器来实现的
2023-12-11 |
FPGA
,
vio
什么是好的FPGA编码风格?(1)--尽量避免组合逻辑环路(Combinational Loops)
组合逻辑环路:指组合逻辑的输出信号不经过任何时序逻辑电路(FF等)
2023-12-08 |
FPGA编码
,
组合逻辑环路
AMD的Chiplet,又有新专利
AMD 的专利详细介绍了一种方法,即放弃中央处理器,用多个小芯片取代单个硅块
2023-12-06 |
Chiplet
,
GPU
,
RX7900
Ubantu系统中vivado安装及配置
Ubantu系统中vivado安装及配置
2023-11-30 |
Ubantu
,
Vivado
如何做到一套FPGA工程无缝兼容两款不同的板卡?
本文以开发板A和开发板B为例,介绍如何实现一套FPGA工程无缝兼容两款管脚不同的板卡?
2023-11-28 |
FPGA
【FPGA数学运算】- 除法运算的多种实现方式
本文将详细介绍FPGA中除法运算的多种实现方法
2023-11-28 |
FPGA
,
数学运算
,
除法运算
第一页
前一页
…
7
8
9
…
下一页
末页