跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
下载中心
AI引擎及其应用 (v1.2)
本白皮书介绍了人工智能引擎及其应用。
2022-12-26 |
wp506
,
AI引擎
AI 引擎工具和流程用户指南
本指南阐述了对 AI 引擎 graph 应用进行编译与仿真、使用 Vitis 工具流程来集成应用
2022-12-08 |
AI引擎
,
用户指南
,
每日头条
Vivado Design Suite Tcl 命令参考指南
本指南涵盖了以下设计流程:硬件、IP和平台开发。
2022-11-25 |
Tcl命令
,
Vivado
,
UG835
,
每日头条
使用 Xilinx Power Estimator 实现准确的最差情况功耗估算七步法
本文介绍使用 Xilinx Power Estimator 实现准确的最差情况功耗估算七步法
2022-11-16 |
功耗估算
,
UG907
,
每日头条
Zynq UltraScale+ MPSoC上的单芯片FIPS 140-3
本文详细介绍了一种实现FIPS 140-3认证的SEE的方法。
2022-11-10 |
WP548
,
FIPS140-3
,
每日头条
基于去序列化过采样数据的时钟和数据恢复单元
本文描述了一个使用专用高速收发器的多级串行接口。该设计以非整数数据恢复单元为基础,将数据速率下限扩展到0 Mb/s。
2022-11-08 |
串行接口
,
每日头条
,
XAPP1240
Vivado 设计套件:围绕 IP 的设计流程
Vivado® Design Suite 可提供围绕 IP 的设计流程,支持您将来自各种设计的 IP 模块添加到自己的设计中
2022-11-02 |
Vivado
,
用户指南
,
每日头条
Zynq UltraScale+™ RFSoC DFE 数据表
本文概述了Xilinx® Zynq® UltraScale+® RFSoC DFE的特点和产品选择。
2022-10-20 |
Zynq-RFSoC-DFE
,
数据表
,
S883
AI 引擎内核编码最佳实践指南
本文档聚焦 AI 引擎内核编程,除单内核编程外,还涵盖了多方面的内容
2022-10-18 |
AI引擎
,
UG1079
,
每日头条
,
首页推荐
Versal Premium ACAPs (v1.1)
本白皮书介绍了在一个功率优化、适应性强的平台上对网络IP的突破性整合。
2022-10-13 |
ACAP
,
Versal Premium
,
WP519
,
每日头条
QSPI闪存的主机编程
本应用说明提供了一个使用外部CPU编程QSPI闪存的参考设计。
2022-10-09 |
QSPI闪存
,
每日头条
,
XAPP1372
一种减少1mm间距的BGA下铜线之间的串扰的技术
本白皮书介绍了一种减少1毫米间距的BGA器件中铜线间串扰的技术。
2022-09-26 |
BGA
,
串扰
,
WP547
,
每日头条
Vitis AI Library 用户指南
Vitis AI Library 是一组高层次库和 API,专为利用深度学习处理单元 (DPU) 来高效执行 AI 推断而构建
2022-09-21 |
Vitis-AI
,
用户指南
,
首页推荐
VPK120评估板用户指南
使用本指南开发和评估针对VPK120板上的Versal® ACAP XCVP1202器件的设计。
2022-08-31 |
VPK120
,
用户指南
Kria K26 SOM散热设计指南
本文描述了K26 SOM载体卡热设计的最佳实践。
2022-07-07 |
UG1090
,
K26
,
热设计
第一页
前一页
…
3
4
5
…
下一页
末页