跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
AMD加入新PyTorch基金会成为创始成员,推动人工智能和机器学习能力得到更广泛的采用
AMD将提供各种各样的计算引擎能力和开放软件的专业知识,以帮助提高加速工作负载的领先性能
2022-09-15 |
机器学习
,
人工智能
,
PyTorch
IP 远程广播制作基于云的工作流程三大考量因素
与众多其他行业一样,广播商和内容制作商的工作流也受到了思维模式变化带来的影响
2022-09-15 |
广播
,
Skreens
,
每日头条
Zynq 助力NI roboRIO 机器人设计平台
RoboRIO 是一款基于可重配置硬件的平台,主要用于学术用途
2022-09-15 |
机器人
,
Zynq
,
roboRIO
,
每日头条
Versal AI Edge 系列现已发货!
AMD 近期已开始出货 Versal® AI Edge VE1752 ACAP 预生产器件。
2022-09-15 |
Versal ACAP
,
VE1752
,
AI引擎
在Xilinx平台使用V4L2框架编程实现视频输入
V4L2是Video for Linux2的简称,为Linux中关于视频设备的内核驱动。在Linux中,视频设备是设备文件
2022-09-14 |
V4L2
,
视频编解码
,
每日头条
,
首页推荐
Vivado将.v文件作为模块加入Block Design
用Vivado开发ZYNQ时,常用到Block Design。Block Design中不仅仅可以添加IP核
2022-09-14 |
Vivado
使用 Kria KR260 SOM 机器人入门套件开始设计
该演示简要介绍了 Kria™ 系统级模块和 KR260 机器人入门套件。
2022-09-14 |
KR260
,
机器人
,
KRIA
,
每日头条
JESD204接口调试总结——Xilinx JESD204B IP AXI寄存器简介
一般来说,如果在IPcore配置正确的话,不太需要通过AXI指令来进行参数的修改,不过如果能够支持AXI指令
2022-09-14 |
JESD204
,
JESD204B
,
AXI寄存器
车载多传感器融合方案
下一代 7nm 工艺 Versal 实现 4 路 2MP,2 路 8MP 30FPS 相机,1 路激光雷达,1 路毫米波雷达的数据通道处理
2022-09-13 |
传感器
,
每日头条
Vivado 综合出现中断、失败、“PID not specified”
在对工程进行综合时,出现综合过程中出现中止或者完全不启动综合,类似下图,明明点击综合启动了几分钟
2022-09-13 |
Vivado
使用Vitis HLS创建属于自己的IP
LUT 或 SICE是构成了 FPGA 的区域。它的数量有限,当它用完时,意味着您的设计太大了!
2022-09-13 |
Vitis HLS
自动删除当前目录及其子目录下的所有PetaLinux工程的build目录下的临时文件,释放2TB硬盘空间
服务器报告硬盘没有空间。执行脚本peta-del-build-temp.sh
2022-09-13 |
Petalinux
用于缺陷检测的自动化边缘 AI 解决方案
该演示结合了FPGA边缘AI解决方案和带外模块,通过带外远程管理实现自动化缺陷检测。
2022-09-09 |
缺陷检测
,
AI加速
,
K26
,
每日头条
MMU的设计
什么是MMU?MMU是Memory Management Unit的缩写,这原本是软件内存管理方面的一个概念
2022-09-09 |
MMU
HLS最全知识库
Vitis HLS是Vitis AI重要组成部分,所以我们将重点介绍Vitis HLS。
2022-09-09 |
HLS
,
Vitis HLS
第一页
前一页
…
103
104
105
…
下一页
末页