跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
基于赛灵思FPGA板卡的高性能EtherCAT主站方案
本文将介绍KPA EtherCAT 主站在ZCU102平台的移植与测试。
2022-08-03 |
EtherCAT
,
ZCU102
Vivado HLS学习(二)
传统的C语言数据类型 以8为边界,即数据宽度为8的整数倍,比如32bit,64bit等,相比之下RTL数据的位宽即比较灵活
2022-08-03 |
Vivado HLS
FPGA设计基础——数据同步
数据同步一般是指数据从不同时钟域之间传递的过程,是FPGA设计中的基础。数据同步中最常见的问题就是数据在同步过程中被改变
2022-08-03 |
FPGA设计
,
数据同步
Vivado设置默认编辑器为Gvim的方法
在设计代码的时候,大部分人都是习惯于使用外部的编辑器进行设计,而不是使用vivado自带的编辑器
2022-08-03 |
Vivado
,
Gvim
KV260的缺陷检测参考设计编译流程
本文主要着重介绍了两个方面:如何从源码工程构建编译生成镜像文件和如何快速运行demo工程。
2022-08-02 |
kv260
,
缺陷检测
,
KRIA
在 VMAccel 上进行 VMSS 2.0 演示
本视频演示如何开始使用在 VMAccel FPGA 云上的 VCK5000 Aupera 视频机器学习流媒体服务器解决方案 2.0。
2022-08-02 |
VMAccel
,
VMSS 2.0
,
VCK5000
,
机器学习
在 Vivado 将程序烧写固化到 flash
通常对FPGA下载程序时,会采用JTAG口下载,完成好HDL设计,并且验证无误后,对设计文件进行综合,布局布线以及生成比特流文件
2022-08-02 |
Vivado
,
程序固化
FPGA中正负数和定点小数的表示方法
作为FPGA工程师,我们无法保证所有设计都不出现负数或者小数的情况,今天就为大家分享一下FPGA中负数与小数的表达。
2022-08-02 |
FPGA
Vivado HLS学习(一)
HLS现在应该算是比较成熟了,其最大的吸引力就是可以采用纯C/C++或者System C来对FPGA进行编程,相对于VHDL和Verilog更加容易上手
2022-08-01 |
Vivado HLS
搞定直接射频取样收发器 5G基地台实现共站既有无线电
5G新无线电(NR)网络的设计目的是与现有网络实现多年共存。在世界各地,营运商已投资数十亿美元建设2G/3G/4G网络,用于无线电设备和选址
2022-08-01 |
无线电
,
5G射频
Xilinx AX7103 MicroBalze学习笔记——MicroBlaze AXI4 接口之 DDR 读写实验
AXI 协议是一种高性能、高带宽、低延迟的片内总线,具有如下特点
2022-08-01 |
AX7103
,
MicroBalze
Vivado DDR4仿真
首先新建ddr的IP,具体每个参数的含义,可以参考之前写的《Virtex7 Microblaze下DDR3测试再右键》,打开IP的Example Design
2022-08-01 |
Vivado
,
DDR4
,
仿真
Petalinux 一些常用命令备忘
工作中经常使用petalinux工具生成zynq的启动镜像,有些命令长时间不用容易忘记,有些命令太长记起来费劲
2022-07-29 |
Petalinux
Xilinx AX7103 MicroBalze学习笔记——MicroBlaze 自定义 IP 核封装实验
本节介绍基于 MicroBlaze 的自定义 IP 核封装实验,实验任务是通过自定义一个呼吸灯 IP 核,来控制 LED 呈现呼吸灯的效果
2022-07-29 |
AX7103
,
MicroBalze
FIFO的应用
这里重点介绍下FIFO和RAM不一样的地方,以及在工程使用中的一些问题。
2022-07-29 |
FIFO
第一页
前一页
…
111
112
113
…
下一页
末页