跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
掌握多轴机器人技术:详细步骤指南
智多晶高精度PWM控制方案
五项功能可提升边缘端嵌入式 AI 性能
在 HPE ProLiant 上演示 Xilinx 实时视频服务器一体机
在此视频中,我们展示了一个 Xilinx 实时视频服务器一体机参考架构,该一体机使用 8 个 Alveo™U50 数据中心加速卡构建。
2022-03-08 |
视频服务器
,
Alveo-U50
,
数据中心加速卡
Vitis HLS 2021.1 GUI 中有哪些新功能?
Vitis HLS 的 2021.1 GUI 中添加了许多新功能。请参阅下面的详细信息。
2022-03-07 |
Vitis HLS
,
每日头条
VCK5000 数据中心加速开发套件硬件安装指南
本文件提供了Xilinx® VCK5000 Versal®开发卡的硬件和软件安装程序,适用于XRT 2021.2及更高版本。
2022-03-07 |
UG1531
,
数据中心
,
VCK5000
使用Petalinux的boot文件、根文件系统,和开源Linux的Image启动
Petalinux编译后,在images/linux里,既有Image,也有image.ub。image.ub已经带文件系统,可以独立启动。
2022-03-07 |
Petalinux
Zynq7035单板创建PYNQ镜像V2.6-2
在zynq7035单板创建PYNQ镜像V2.6中介绍了,如何在zynq7035单板上创建PYNQ。在开发的过程也是一次次迭代的过程,如果遇到问题,需要重新构建硬件和PYNQ,下面就介绍一下,修改硬件平台后,PYNQ的开发流程。
2022-03-07 |
PYNQ
,
Zynq7035
用于密集型在轨边缘计算的微处理器和FPGA
在这篇文章中,我想探讨和比较用于边缘密集型星载处理的微处理器和FPGA。一些应用需要从不同带宽的多个传感器获取大量数据,同时需要实时做出关键决策
2022-03-04 |
FPGA
,
XQRKU060
,
边缘计算
【科普】为什么需要FPGA原型验证?
FPGA原型在数字芯片设计中非常重要,因为相比用仿真器,或者加速器等来跑仿真,FPGA的运行速度,更接近真实芯片
2022-03-04 |
FPGA
,
原型验证
都说FPGA高端,它到底能干啥?详解六大应用领域!
FPGA 我能用它做什么,我学会它之后在未来我可以从事哪些领域的工作?
2022-03-04 |
FPGA
【工程师分享】PetaLinux调试技巧2篇
Petalinux工程,通过meta-user\recipes-kernel\linux\linux-xlnx中的patch文件,给Linux kernel增加了驱动,并使能为module形式编译。
2022-03-04 |
Petalinux
,
调试
【FPGA】时序概念
primary clocks是vivado时序分析工具认为的时钟源点,一定要定义在最初始端。primary clocks只能用create_clk命令来定义。
2022-03-03 |
FPGA时序
Alcatel-Lucent应用基于模型的设计(Model-Based Design)为多载波GSM 收发器开发DPD系统
使用基于模型的设计(Model-Based Design),在FPGA和DSP硬件上建模、仿真、测试和部署数字预失真滤波器和算法。
2022-03-03 |
Alcatel-Lucent
,
功率放大器
DPUCVDX8H for Convolutional Neural Networks v1.0 产品指南
本文介绍DPUCVDX8H,这是一个专门为Xilinx® Versal®平台设计的高性能CNN推理加速器。描述了DPU的特性、IP事实、使用该内核进行设计以及开发流程。
2022-03-03 |
DPUCVDX8H
,
CNN
,
DPU
,
PG403
【工程师分享】提取PetaLinux rootfs.cpio.gz的内容
开发过程中,经常要检查rootfs的内容。使用命令,“gzip -d rootfs.cpio.gz”,“cpio -i < rootfs.cpio”,可以解压rootfs.cpio.gz的内容。
2022-03-03 |
Petalinux
快速上手Xilinx DDR3 IP核(3)——把MIG IP核封装成一个FIFO(上)(Native接口)
本文将把Xilinx的MIG IP核DDR3的Native接口进行二次封装,将其封装成一个类似FIFO的接口,使其应用起来更加方便简单。
2022-03-02 |
DDR3
,
IP核
Vitis HLS跑通视觉加速例程(1)-demosaicing
本部分通过将 HLS IP 和 Testbench 设计发送给编译器进行编译和执行,来执行 HLS 流的 C仿真阶段。
2022-03-02 |
Vitis HLS
,
视觉加速
第一页
前一页
…
138
139
140
…
下一页
末页