Pblock是对一些逻辑实行物理上的约束，即把一些逻辑绑定到FPGA上固定的资源区域内。它是优化走线，改善时序的一种很重要方法。Pblock的大小限定了该逻辑单元使用的FPGA资源，pblock的位置限定了逻辑单元在FPGA中的位置。通常一个pblock大小不要超过总设计资源的20%。如果pblock占比资源很大，就要将一个pblock划分给更底层的逻辑

我很有幸从第一届亚太地区设计自动化会议(ASP-DAC)起就参与到ASP-DAC这个大家庭。我的第一篇ASP-DAC论文是1995年在日本千叶的首届会议发表的”Exploiting Signal Flow and Logic Dependency in Standard Cell Placement”[3]。这篇文章讨论了如何利用逻辑综合的信息来提高标准单元布局的结果

最近在看Xilinx新出的工具Vitis，这个工具咋说呢，改了好多。。 之前的SDSoC，SDAccel统一被Vitis来实现 之前按的SDK直接被Vitis替代

GigaIO 的 FabreX 是采用纯 PCIe 技术的新一代网络架构。在 SC19 上，GigaIO 演示了几项应用，其可通过服务器、内存、IO 和加速卡（FPGA、GPU 等）的可组合性，实现性能、可扩展性、效率及更高资源共享利用率的卓越水平

每年二月，阿姆斯特丹都会举办世界上规模最大的音视频与系统集成展会 - 欧洲集成系统展（ISE）。在这里，全球音视频行业齐聚一堂，共同分享业界领先的音视频项目以及尖端技术、产品与解决方案。AI/ML 相关的话题依然是各个行业的焦点所在，人工智能领域日益扮演领导角色的赛灵思，在 ISE2020 上有什么亮点和表现呢？

在Zynq®UltraScale +™设备中提供基于1G和10G以太网的示例设计。

Ouster 是一家面向自动驾驶汽车、机器人、安全和地图绘制的领先高分辨率激光雷达传感器供应商，在拉斯维加斯 2020 国际消费电子展上展示了其全系列由 Xilinx 技术提供支持的数字 LiDAR 传感器。Xilinx 汽车解决方案总监 Paul Zoratti 采访 Raffi Mardirosian，介绍了 Xilinx FPGA 技术在 Ouster LiDAR 架构中的应用