跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
Xilinx 为诊断和临床提供的医疗保健解决方案——CT 扫描仪与核磁共振成像仪的医学成像
核磁共振成像 (MRI) 仪和计算机断层扫描 (CT) 仪是高度同步的大型机器,需要在其不同的子系统之间提供显著的计算能力。与 Xilinx Zynq UltraScale+ SoC 集成,可为梯度放大器中所需的高速 SiC 逆变器控制、RF 发射链所需的 RF 波形合成,以及 RF 接收所需的海量并行 ADC 接口及信号处理提供一个平台
2019-04-30 |
医疗保健
,
医学成像
,
Zynq-UltraScale
Zynq UltraScale+ RFSoC ZCU1275 特性描述套件
Zynq UltraScale+ RFSoC ZCU1275 特性描述套件提供您对集成型 ADC 和 DAC 以及 Zynq UltraScale+ XCZU29DR-2FFVF1760E RFSoC 上提供的 GTY 和 GTR 收发器进行特性描述和评估时所需的一切。所有 16 个 12 位 2GSPS ADC、所有 16 个 14 位 6.4GSPS DAC、所有 16 个 GTY...
阅读详情
2019-04-30 |
Zynq-UltraScale
,
ZCU1275
Python字符串拼接的几种方法(转载)
Python字符串拼接的几种方法
2019-04-30 |
python
,
字符串拼接
使用 Python 和 Jupyter 笔记本快速构建基于 FPGA 的设计并进行编程
过去,设计人员倾向于使用现场可编程门阵列 (FPGA) 在硬件设计中提升计算密集型应用的性能,例如计算机视觉、通信、工业嵌入式系统,以及越来越多的物联网 (IoT)。然而,传统 FPGA 编程中涉及的繁琐步骤一直让人望而却步,促使设计人员到目前都还在寻求替代处理解决方案。
2019-04-29 |
python
,
Zynq-7000
,
PYNQ-Z1
【FPGA培训系列课程●南京站】 -- ZYNQ-7000 SoC系统设计
为了能让工程师尽快掌握ZYNQ-7000 SoC的特性和优势以设计更智能更灵活的系统,提高产品竞争力和加速产品更新及上市进程,依元素科技推出为期2天的培训班。本培训课程主要介绍Zynq 架构的特性和优势,旨在为您设计 Zynq SoC 项目提供决策
2019-04-29 |
FPGA培训
,
Zynq-7000
Xilinx 为诊断和临床提供的医疗保健解决方案——超声医学成像
在如今的超声波中,通道数直接转化至更高分辨率和深度—对于发现和识别问题而言二者皆是至关重要的因素就这些功能而言,Xilinx UltraScale™ + 系列将单位 DSP 逻辑单元比提升数倍,在单器件上实现更高的信号处理性能。高速串行收发器为连接兼容 JESD204B 的模拟前端组件提供了一个节能的高速接口
2019-04-29 |
超声医学成像
,
医疗保健
,
超声波
Avnet UltraZed-EV 入门套件
UltraZed-EV™ 入门套件包含 UltraZed-EV 系统级模块 (SOM) 和所绑定的载卡,可为基于 Xilinx 功能强大的 Zynq® UltraScale+™ MPSoC 器件系列完成系统原型设计和评估提供完整的系统
2019-04-29 |
UltraZed-EV
,
Avnet
Zynq之uart软件配置
早期运用的arm芯片规模较小,在芯片上直接有uart的中断服务函数地址寄存器,直接将中断服务函数的地址写入寄存器就搞定了。然后zynq似乎比较复杂,中断也比较复杂。在zynq中有个Scu(snoop control unit窥探控制单元,也是arm所有的)专门控制中断处理。Vivado SDK中提供了scugic驱动来处理相关的操作。下面具体说一下,中断hook的过程。
2019-04-29 |
AI Tech 2019:崂山论“智”,Xilinx秀独家“秘笈”
2019年4月,在春风飘荡的美丽青岛,人工智能行业大咖再次聚首:这里有权威声音、前瞻思维;这里汇聚了一线人工智能公司高管、新兴独角兽、新锐企业家、尖端科学家、跨界投资人;更有来自赛灵思、百度、华为、海信、海思、滴滴、科大讯飞等近百余家公司的企业家、科学家齐聚一堂,围绕人工智能新机遇、新挑战进行思想碰撞、尖峰论“智”
2019-04-28 |
AI
,
人工智能计算
,
FPGA加速
学会Zynq(5)GPIO中EMIO的使用方法
EMIO就是PS控制PL资源的简单例子。EMIO就是可扩展的MIO,当与PS直接相连的MIO不够用时,可以使用EMIO做“扩展”。使用体会上,感觉就是ARM直接控制了PL部分的管脚。GPIO的bank2和bank3就是通过EMIO接口与PL相连的,本文将先通过PS控制PL部分流水灯的实例感受下EMIO的使用,然后再介绍EMIO相关的基本概念
2019-04-28 |
Zynq
,
GPIO
,
EMIO
在Linux/U-Boot里为QSPI Flash使用UBIF
UBIFS是更强壮的FLash文件系统。很多嵌入式系统都使用了UBIFS。Xilinx PetaLinux 2018.2也支持UBIFS。只需要在Linux/U-Boot里添加相关配置选项,就能为QSPI Flash创建UBIFS。
2019-04-28 |
UBIF
,
Petalinux
ZYNQ开发(二)GPIO配置
ZYNQ的GPIO由4个BANK组成,其体系结构如图1所示。其中Bank0有32个GPIO引脚,Bank1有22个引脚,共54个GPIO引脚直接通过MIO连接到PS上,每个引脚可以通过寄存器的设置来确定该引脚为输入、输出或者中断,因为54个MIO引脚直接连接在PS上,像其他普通ARM一样,不需要通过XPS进行硬件配置,直接通过SDK编程即可
2019-04-28 |
Zynq
,
GPIO
如何破解两把“剪刀差”加速AI落地?Xilinx给出了答案
在近日举办的第八届EEVIA年度中国ICT媒体论坛暨2019产业和技术展望研讨会上,人工智能也是其中的一个重要主题。自适应和智能计算的全球领先企业赛灵思公司人工智能市场总监刘竞秀在“FPGA — 人工智能计算的加速引擎”的主题演讲中开场就对“智能+”概念作出了通俗的诠释
2019-04-26 |
AI
,
ACAP
,
每日头条
Xilinx FPGA师资周末集训营天津站 圆满成功
2019年4月20日-21日, 2019依元素科技Xilinx FPGA师资周末集训营在河北工业大学顺利开营,本次集训营由依元素科技- Xilinx 大学计划-河北工业大学电子信息工程学院联合举办。参加此次培训活动的除了电子信息工程学院的老师以及部分学生,还有来自北京邮电大学、天津理工大学、天津职业技术师范大学、包头师范学院的老师
2019-04-26 |
FPGA师资培训
【视频】HLS 流水线实现高性能
描述了用于提高设计吞吐量的 HLS PIPELINE 指令
2019-04-26 |
HLS
第一页
前一页
…
326
327
328
…
下一页
末页