FPGA 开发圈 | FPGA 社区

ZYNQ学习之路——USB总线学习(二)

Linux中USB驱动程序依然遵循标准的设备驱动模型——总线、设备、驱动。和I2C总线设备驱动一样，所有的USB驱动程序都必须创建的主要结构体是struct usb_driver，它们向USB核心代码描述了USB驱动程序，但这只是外壳，只实现了设备与总线的挂接，具体的USB设备是什么，如何实现，还需要编写相应的文件操作接口。本文详细介绍USB的驱动框架。

2021-09-28 | Zynq, USB总线

Vivado时序收敛技术（一） Baseline基础理论

本文整理自Xilinx公开课：Vivado时序收敛技术。有些知识在公开课中讲的并不是很细，因此我又对齐进行了整理，分为了几篇文章。

2021-09-28 | Vivado, 时序收敛, Baseline

【工程师分享】eglfs_kms的QT程序，如何同时支持两个显示器

有客户问到如何在ZCU106单板/其它MPSOC上，同时支持多个显示器，以便在多个显示器上运行QT应用程序。Xorg的xorg.conf里可以增加card和screen，同时支持多个显示器。Xorg可以在多个显示器上显示多个QT应用程序。

2021-09-27 | ZCU106

Vivado2021.1、Vitis2021.1、Petalinux2021.1与Vitis AI 1.4安装详解与软件下载

本文对vivado、vitis、petalinux2021.1版本以及Vitis AI 1.4安装过程进行详细描述，并提供安装软件网盘地址。

2021-09-27 | Vitis

ZYNQ学习之路——USB总线学习(一)

通用串行总线(Universal Serial Bus)是连接计算机系统与外部设备的一种串行总线标准，也是一种输入输出接口的技术规范，被广泛地应用于个人电脑和移动设备等信息通信产品。USB总线是最复杂的总线之一，但其广泛使用。本文首先直接使用USB相关的驱动的应用，后面再具体开始编程做自己的USB驱动程序。

2021-09-27 | Zynq, USB总线

开发者分享 | 使用方法论报告6: 设计无法连贯布线

本篇博文中的分析是根据真实客户问题撰写的，该客户的 DFX 设计无法连贯布线，存在布线重叠。本篇博文旨在演示用于缩小根本原因范围以及修复此问题的部分调试技巧。

2021-09-26 | DFX

【工程师分享】如何给视频码流添加PTS和用户自定义信息

通过如下流程，可以给视频码流添加PTS和用户自定义信息

2021-09-26 | 视频编码

Vitis AI 运行TensforFlow模型

在百度edgeboard fzu3上运行CIFAR10 Classification，介绍Vitis AI TensorFlow设计过程，将Python描述的网络模型运行在Xilinx DPU上。

2021-09-26 | Vitis-AI, TensforFlow

ZYNQ学习之路——CAN总线学习

本文简要介绍CAN总线协议，以Linux驱动CAN网络为重点介绍。

2021-09-26 | Zynq, CAN总线

Xilinx 携手 NEC 加速下一代 5G 无线电单元全球部署

赛灵思今日宣布，双方正合作开发 NEC 的下一代 5G 无线电单元（ RU），预计 2022 年可用于全球部署。赛灵思 7nm Versal AI Core 系列器件现已量产出货，将助力全新 NEC RU 实现更出色的性能。这些最新型 NEC 5G 大规模 MIMO RU 利用数字波束成形带来更高效的通信和更高带宽。NEC RU 旨在满足全球市场需求，将支持C-Band 在内的多种 5G 频段。

2021-09-24 | NEC, 5G

用最新视频AI 解决方案解决当今视频分析五大难题

视频分析在我们生活中的许多方面都越来越多地被使用，无论是在智能楼宇中通过人脸识别控制安全点，从而提供比门禁卡更加可靠的安全性，还是监测是否符合佩戴口罩和保持社交距离，从而满足新冠疫情的抗疫要求，也或是监测交通拥堵和发现犯罪的智慧城市部署，视频分析应用无处不在

2021-09-24 | 视频AI, 视频分析, 每日头条, Aupera

挑战赛全知道: 参考资料大全！

近日，赛灵思携手 Hackster.io 再次向开发者发起了自适应计算的挑战。比赛开启短短2周，我们收到了全球开发者的踊跃报名以及硬件申请，为了更好地服务中国区的开发者参加比赛，XILIINX开发者社区整理了三大赛道可用到的参考资源，祝大家一臂之力！

2021-09-24 | 赛灵思自适应计算挑战赛, 自适应计算

D触发器都有哪几种类型？对应什么样的代码？

今天我们来研究一下D触发器都有哪几种类型？又对应什么样的代码？

2021-09-24 | D触发器

借助加速图形数据库提高患者疗效

医疗服务提供商收集的数据量正在不断增长，并正在颠覆当前的数据分析方法。与此同时，跨表格和业务实体联网并识别隐含关系与模式的能力，为提升患者护理和患者疗效以及为医疗服务提供商降本增效方面，提供了诱人的突破。

2021-09-23 | Alveo-U50, 图形数据库, Tigergraph, FPGA加速器卡, 每日头条

加速金融交易为什么非 FPGA 不可

过去 20 年里，金融交易技术领域风起云涌：电子交易、算法、智能订单路由器持续演进；高频交易（ HFT ）兴起；为追求增强收益而寻找更复杂的阿尔法（ Alpha ）搜索策略。伴随这些趋势，金融交易指令也经历了重大变化。

2021-09-23 | 金融交易, FPGA加速, Alveo加速器卡, 每日头条

每日头条

利用成本优化型 FPGA 和自适应 SoC 释放创新潜能

本电子书主要侧重于为读者介绍成本优化型 FPGA 和自适应 SoC 技术，说明这些技术如何在不降低性能或效率的前提下，为硬件设计提供软件编程能力带来的灵活性优势。

CPM5 QDMA 的 Versal Tandem PCIe启动流程介绍

本文将从硬件设计和驱动使用两个方面介绍基于CPM5 QDMA 的 Versal Tandem设计和启动流程。

Vivado Design Suite 用户指南: 设计分析与收敛技巧

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计 CED 示例

本文可让开发者们看懂 AMD Vivado™ Design Tool 2023.2 中的“AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。

AMD 以太网设计示例

AMD 提供了支持不同速度的多种以太网 IP。此外，还提供了设计示例供用户用作参考。请参阅以下以太网设计示例列表。

基于VDMA的远程图像采集系统参考设计

本参考设计基于ZYNQ开发板，使用VDMA做原始图像采集系统，在petalinux下做服务器，通过Socket发送图像至Windows或者Linux上位机。

劳特巴赫利用 Zynq 突破嵌入式系统设计极限

劳特巴赫的 PowerDebug 模块设计选用了 AMD Zynq™ UltraScale+™ MPSoC。该器件以优化的异构处理引擎组合形式提供了出色的处理、I/O 和内存带宽

在 Windows 10 上创建并运行 AMD Vitis™ 视觉库示例

本篇文章将演示创建一个使用 AMD Vitis™ 视觉库的 Vitis HLS 组件的全过程。此处使用的是 Vitis Unified IDE。