算符融合将多个计算单元揉进一个计算核中进行，减少了中间数据的搬移，节省了计算时间。TVM中将计算算符分成四种： 1 injective。一一映射函数，比如加法，点乘等。 2 reduction。输入到输出具有降维性质的，比如sum。 3 complex-out。这是计算比较复杂的，比如卷积运算等。 4 opaque。无法被融合的算符，比如sort。

硬件加速可以在较低的比特率下，以相同的比特率实现更快的编码和更好的质量。与仅用软件编码相比，成本和延迟更低。基于FPGA的硬件的NGCodec HEVC编码器为您提供了这些优势。

在论坛上遇到在高层次综合工具中调用视觉库遇到的大多数问题都和 opencv 库以及Xilinx Vision 库的安装路径有关，如今 Vitis HLS 2020.1 之后的版本都不再提供OpenCV 的预编译库，就更需要开发者们将各自工作环境中的库路径，环境变量都设置好。希望这篇博文能给大家调用 Vitis Vision Library 提供向导，提升效率。

Xilinx拥有非常广泛的产品组合，涉及非常多的细分市场，并提供了各种各样的部署方法，因此对于刚接触FPGA的新手来说，可能很难了解“全局”。

一直以来，FPGA 只能用硬件描述语言（RTL）编程 —— 真的是这样吗？未必！！参加 Xilinx Adapt: SW & AI （1 月 7 日 - 8 日） ，了解赛灵思如何在包括 TensorFlow 和 PyTorch 在内的流行软件开发平台中支持 AI/ML 加速的。

人工智能和机器学习的进步早已超越了CPU性能的提升速度，硬件加速愿景美好，开发却曲高和寡。如何打破软硬件语言壁垒，提升开发效率？