FPGA 开发圈 | FPGA 社区

Xilinx 助力斯巴鲁实现新一代 EyeSight 系统

赛灵思今天宣布，赛灵思技术正用于支持最新版斯巴鲁视觉型高级驾驶辅助系统（ADAS）EyeSight。集成在全新斯巴鲁 Levorg 车型的新版 EyeSight 系统，将为其提供包括自适应巡航控制、行车道保持辅助和预碰撞制动等先进特性，将一流的安全技术交付至消费者手中。

2020-08-20 | 斯巴鲁, EyeSight, ADAS, 每日头条

100小时从零开始：造一台仪器连接物理和数字世界

今天，我们要介绍的是A班作品中的仪器仪表相关作品。这类作品所使用的平台既有与游戏类作品相同的SEA-S7平台，也有EGO1平台与ZyBo的平台。接下来，就让我们一起看看暑期学校的同学们的精彩项目吧！

2020-08-20 | 2020赛灵思暑期学校, SEA-S7, PYNQ

叮咚！赛灵思挑战赛最新进展播报（夹带福利）

截至8月14日，Xilinx 自适应计算挑战赛硬件平台的免费租借申请已经结束了。迄今已有近千名来自全球各地的开发者踊跃报名参赛。请注意，挑战赛依旧可以报名，但官方硬件租借流程已结束，参赛开发者及企业需要用自有的硬件完成项目方案。

2020-08-20 | 赛灵思自适应计算挑战赛, Ultra96-V2

【视频】为 SDAccel 配置 Alveo U200 加速卡

本演示将展示在 Ubuntu 操作系统上为 Alveo U200 加速卡安装部署软件的程序。部署软件的安装需要 Xilinx® 运行时 (XRT) 的软件包以及使用 DEB 安装包的部署 shell。

2020-08-19 | SDAccel, Alveo-U200

适用于 Xilinx Ultrascale+ FPGA 的 PMBus 稳压器参考设计

此参考设计采用 TPS53681 多相控制器和CSD95490Q5MC 智能功率级，可实现为 Xilinx Virtex Ultrascale+ FPGA 的 0.85V、200A VCCINT 轨供电的高性能设计。该控制器的次级输出可用于为FPGA 的辅助轨供电。智能功率级和集成 PMBus便于轻松设置输出电压和遥测关键设计参数

2020-08-19 | TIDA-050020, PMBus

【干货】Python 十大装 B 语法

Python 是一种代表简单思想的语言，其语法相对简单，很容易上手。不过，如果就此小视 Python 语法的精妙和深邃，那就大错特错了。本文精心筛选了最能展现 Python 语法之精妙的十个知识点，并附上详细的实例代码

2020-08-19 | python

Memcached 数据库服务器解决方案

Memcached 是一款高性能内存对象高速缓存系统，由 Facebook、Flicker、Wikipedia 和其它大流量网站使用。Memcached 作为 Web 服务器和数据库之间的高速缓存层，可缩短服务器的响应时间。 FPGA 计算实例现在部署在数据中心，以加速以网络为导向的工作负载。

2020-08-19 | Alveo加速卡, 数据库服务器, Memcached

Virtex UltraScale+ FPGA 数据手册：DC 和 AC 开关特性

赛灵思 Virtex® UltraScale+™ FPGA 支持 -3、-2 和 -1 速度等级，其中 -3E 器件性能最高。-2LE 器件可以 0.85V 或 0.72V 的 VCCINT 电压工作，并提供更低的最大静态功耗。使用以 VCCINT = 0.85V 工作的 -2LE 器件时，L 器件的速度规格与 -2I 速度等级相同。

2020-08-18 | DS923, Virtex-UltraScale

使用本地计算推动数字化工厂的发展：Alveo 实现的加速

在本次网络研讨会上，您将了解 Xilinx 的 Alveo PCIe 加速卡如何在安全的本地设置下，支持数据收集、聚合、处理、建模以及人工智能指导的决策制定。您将通过卸载、加速以及直接从网络收集工厂数据，了解为什么投资 Alveo 会为您带来一种可在整个工厂车间和云端产生系统级优势的精确途径

2020-08-18 | Alveo, 智慧工厂

Hold Time违例，该如何解决

首先，我们要知道的是，Hold Time违例，是因为时钟绕的太远，到达时间太晚。而且综合之后给出的时序报告都是估计值，因此综合之后可以不考虑Hold Time，只考虑Setup Time；即便此时Hold Time违例，我们也不需要去理会

2020-08-18 | 时序约束, Hold-Time

【tcl学习】vivado write_edif

EDF文件可以直接导入Vivado，而无需Verilog源文件。好处：（1）避免沙雕队友修改源代码，则可以直接提交EDF网表文件。（2）避免用户剽窃劳动成果,保护自己的知识产权。（3）对于无需更改的设计复用，直接用EDF网表会贼方便。

2020-08-18 | Vivado, TCL

MAU 加速器解决方案

MAU 加速器可实现确定性的低尾时延和高吞吐量，无需在二者之间做权衡。这不仅有助于在给定的时延内使用更高质量的模型，而且还可显著节省基础架构成本并大幅降低能耗。 MAU 加速器运行在 Alveo U250 上，支持基于 ONNX 的行业标准开发流程

2020-08-17 | Alveo-U250, MAU加速器

适用于 Xilinx Zynq UltraScale+ MPSoC 应用的电源参考设计

此参考设计是一款可配置电源解决方案，用于在各种用例中对整个 Xilinx® Zynq® UltraScale+ (ZU+) 系列MPSoC 器件进行处理。TPS65086x PMIC 拥有各种版本，因而此设计能够为从具有双核 Arm® Cortex®-A53应用处理器和双核 Arm Cortex-R5 实时处理器的基本ZU2CG 器件到更高端的 ZU7EV、ZU19EG 和ZU21DR 器件供电

2020-08-17 | 电源参考设计, TPS65086x