跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
掌握多轴机器人技术:详细步骤指南
智多晶高精度PWM控制方案
五项功能可提升边缘端嵌入式 AI 性能
【通信篇】FPGA中FSK调制怎么做?
数字频率调制是利用载波的频率传输信息的一种调制方式,FSK是在ASK之后出现的一种调制方式,抗衰落能力较强,在一些衰落信道中应用广泛。
2020-06-15 |
FPGA
,
数字频率
【下载】 PetaLinux工具文档:命令行参考指南
PetaLinux是一个开发和构建环境,可自动执行许多任务,以完成在Zynq®-7000SoC和Xilinx®7系列FPGA上启动嵌入式Linux。本指南包含有关构成PetaLinux工具环境的各种工具的详细信息。
2020-06-12 |
UG1157
,
Petalinux
【工程师经验分享】MicroBlaze访问Zynq-7000的OCM
在ZC702单板上,MicroBlaze通过IC/DC端口连接到PS S_AXI_GP0,MicroBlaze读取OCM,得到值DECODE1C。MicroBlaze改为通过DP端口连接到PS S_AXI_GP0,再读取OCM,正常。
2020-06-12 |
MicroBlaze
,
Zynq-7000
,
OCM
【开发者分享】解决方法论问题可提升实现的一致性
改进设计时,如果 QoR 不升反降,那么您势必将面临如下选择。是继续修复?还是重新寻找新的解决方案?您可能忽视了某些问题,或者可能工具在运行给定轮次时性能有所下降。能否快速准确解答这一问题恰恰是判断 FPGA 工程师是否足够出色的标准之一。
2020-06-12 |
QoR
Xilinx FPGA Partial Reconfiguration 部分重配置详细教程
Partial Reconfiguration(部分重配置)在现在的FPGA应用中越来越常见,我们这次的教程以Project模式为例来说明部分重配置的操作过程。 这里我们使用的Vivado版本是2017.2,使用的例程是Vivado自带的wavegen工程,并在工程中增加一个计数器模块
2020-06-12 |
部分重配置
,
Vivado-2017.1
24.2 纳秒!Xilinx 携手 LDA Technologies 刷新电子交易世界记录
所谓创造世界记录,就是以某种方式宣告:“这是我们身为人类的最好成绩。现在让我们一起打破它。”从棒球、吉尼斯世界记录到奥运会,人类在举重、跳高、跑步项目上屡屡打破记录。而在商业领域,能够比竞争对手更快地做出响应并快速进行调整,是一件极具价值的事情。
2020-06-11 |
电子交易
,
X2522
,
VU9P-FPGA
,
每日头条
【研讨会】:基于深度学习的视觉与激光雷达解决方案
本次演讲,就目前比较火热的视觉传感器和激光雷达来进行阐述和讨论。还将介绍赛灵思汽车级器件的产品路线、传感器的发展趋势、神经网络在视觉中的加速等。另外,赛灵思在前视系统、环视系统、激光雷达中的应用与解决方案也将一一与您展示。
2020-06-11 |
深度学习
,
视觉传感器
,
激光雷达
AXI DMA详解与应用篇 |第一讲
DMA是一种内存访问技术,允许某些计算机内部的硬件子系统可以独立的直接读写内存,而不需要CPU介入处理,从而不需要CPU的大量中断负载,否则,CPU需要从来源把每一片段的数据复制到寄存器,然后在把他们再次写回到新的地方,在这个时间里,CPU就无法执行其他的任务
2020-06-11 |
DMA
Alveo 精选系列研讨会(六)| 雪湖科技在数据中心以及边缘计算的实践和方案
Wide and Deep 是推荐算法中普及率比较高的一种,它不管是广告推荐还是内容推荐,目前在视频媒体、生活服务等互联网公司都应用的极为广泛,它能够给互联网公司的营收带来很大的增长。此次演讲将介绍如何通过阿里云 FPGA 服务器 F3 或者 Alveo 加速卡来实现广告推荐算法的部署和实现。以此来提升内容推荐的效果。
2020-06-11 |
Alveo
,
雪湖科技
,
边缘计算
采用 Vitis 技术的 Ultra96 (v1):DPU 集成与 MIPI 平台教程
Ultra 96™ 是构建边缘用例机器学习应用的绝佳平台。Zynq® MPSoC ZU3 器件采用的 96 电路板的外形尺寸以及可编程逻辑,使其能够灵活地添加用于此类终端应用视频输入的通用 MIPI CSI2 RX 标准接口。同时为了驱动高性能、低功耗机器学习边缘应用,也可以将赛灵思深度学习处理单元 ( DPU ) 集成到设计中。
2020-06-10 |
Ultra96
,
每日头条
,
视频与图像处理
【下载】Xilinx 快速仿真器:用户指南
本指南为 Zynq-7000 AP SoC、Zynq® Ultrascale+™ MPSoC 和 MicroBlaze™ 器件在 Xilinx® 虚拟仿真平台 (QEMU) 上进行软件开发提供了全面的指导。包括入门和快速参考信息,以及如何调试和创建QEMU启动映像的信息。
2020-06-10 |
仿真器
,
UG1169
,
每日头条
整合Xilinx PetaLinux工程编译和Open Source U- Boot/Linux编译
PetaLinux是Xilinx基于Yocto推出的Linux开发工具。Yocto是业界主流的Linux发行版的构建工具,它不仅可以从源代码编译Linux 内核,还可以编译Linux发行版必须的数以千计的的应用程序,功能非常强大。Yocto的出现,大幅度降低了构建嵌入式Linux发行版的难度
2020-06-10 |
Petalinux
Vivado2018 中使用modelsim联合仿真
vivado 中使用modelsim联合仿真
2020-06-10 |
Vivado2018
,
Modelsim
,
Vivado仿真
【视频】赛灵思嵌入式Linux构建流程:PetaLinux工具
在本视频中我们将简单介绍 PetaLinux 工具开发与构建环境此环境支持客户构建以赛灵思器件为目标的 Linux 版本,并快速评估赛灵思嵌入式平台。
2020-06-09 |
Petalinux
,
每日头条
Block RAM与Distributed RAM
Block RAM与Distributed RAM,简称为BRAM与DRAM, 要搞清楚两者的区别首先要了解FPGA的结构: FPGA=CLB + IOB+Block RAM CLB。一个CLB中包含2个Slice、8位寄存器、多路选择器、进位链等。
2020-06-09 |
BRAM
,
DRAM
第一页
前一页
…
249
250
251
…
下一页
末页