Vivado中xilinx_BRAM IP核使用

发表于:11/24/2020 , 关键词: Vivado, IP核
Vivado2017.2 中BRAM版本为 Block Memory Generator Specific Features 8.3。BRAM IP核包括有5种类型:Single-port RAM 单端口RAM,Simple Dual-port RAM 简单双端口RAM(A写数据B读数据)

周末创客|利用SVM快速识别细菌菌株特性

发表于:11/23/2020 , 关键词: SVM, PYNQ-Z2, OpenHW2020
冬天快要到了,细菌们到了卷土重来的季节,那么为了针对细菌的抗生素耐药性,我们该怎么快速地发现对应的药物呢?来自思克莱德大学的Ryan Greer在OpenHW2020中,利用了PYNQ上的支持向量机,通过使用分类算法,从来自抗生素生产菌的高光谱图像中快速识别细菌菌株的特性。

【Vivado那些事】如何查找官网例程及如何使用官网例程

发表于:11/23/2020 , 关键词: Vivado, 例程
有的时候需要查找一些官网的例程进行学习和参考,但是总感觉无从下手,今天就教大家怎么利用官网和Vivado的Documention进行相关的操作。

【工程师分享】Audio工程测试1080p yuv422 10bit编码,软件报告VCU能力不足

发表于:11/23/2020 , 关键词: VCU解码
使用Xilinx VCU TRD 2020.1 Audio工程测试1080p yuv422 10bit编码,软件报告VCU能力不足,错误信息是“Codec error: Channel creation failed, processing power of the available cores insufficient”。

【答疑】2019.2 Zynq UltraScale+ MPSoC/RFSoC:RPU 多次挂起-恢复不起作用

发表于:11/23/2020 , 关键词: Zynq-UltraScale
当您多次执行 RPU 的挂起/恢复时,它只在挂起/恢复的第一个周期起作用。在挂起/恢复的第二个周期,RPU 在第一次 IPI 调用时挂起。

开发者分享 | 在 Zynq UltraScale 器件上通过 Vitis 创建 Linux 用户应用

发表于:11/20/2020 , 关键词: Zynq-UltraScale, Vitis, ZCU104, 每日头条
在本篇博文中,我们将探讨如何在 Vitis™ 中使用 UIO 驱动框架创建简单的 Linux 用户应用。

Vitis软件平台、vitis实例、裸机SOC(SDK)程序移植

发表于:11/20/2020 , 关键词: Vitis, SDK, 程序移植
赛灵思公司(Xilinx)推出Vitis——这是一款统一软件平台,可以让包括软件工程师和AI科学家在内的广大开发者都能受益于硬件灵活应变的优势。历经5年、投入总计1000人打造而成,Vitis统一软件平台无需用户深入掌握硬件专业知识,即可根据软件或算法代码自动适配和使用赛灵思硬件架构。

Smart NIC 云加速解决方案

发表于:11/20/2020 , 关键词: 云加速, SmartNIC, Ryamax
Ryamax®Smart NIC 支持的云加速解决方案旨在满足 Web 级云和网络需求。通过利用“开放标准、平台和软件定义“的方法,我们提供了从软件到硬件的白盒 Smart NIC 解决方案,以减轻 CPU 负荷并响应实时数据中心网络的服务请求。  

【视频】AMD 和 Xilinx 在 SC20 上展示融合 ROCm 运行时技术

发表于:11/20/2020 , 关键词: ROCm, Alveo加速器, SC20
在 SC20 超级计算虚拟会议上,Xilinx 将进行一项技术演示,展示将 Xilinx Alveo 加速器卡集成到 AMD ROCm 运行时堆栈中。该技术预演基于 AMD 在高性能计算技术方面的领先地位,特别是利用用户模式排队和共享虚拟内存,可为 Alveo 加速器提供直接、低延迟的工作分配。

Vitis 定量金融库解决方案

发表于:11/19/2020 , 关键词: Vitis 软件平台, 金融分析
Vitis 定量金融 API (L3) 可在您的 C、C++ 或 Python 主机应用中直接调用,非常适合针对 Xilinx 能够为定量金融工作负载带来的性能优势快速进行原型设计和评估。使用这些预先构建的加速器,不需要预先具备硬件设计经验,也不需要学习曲线。

【工程师分享】Audio工程测试1080p yuv422 10bit编码,软件报告VCU能力不足

发表于:11/19/2020 , 关键词: VCU解码
使用Xilinx VCU TRD 2020.1 Audio工程测试1080p yuv422 10bit编码,软件报告VCU能力不足,错误信息是“Codec error: Channel creation failed, processing power of the

具有 Texas Instruments 射频收发器和 Skyworks PA 的自适应无线电数字前端

发表于:11/19/2020 , 关键词: 5G, 无线电
在本演示中,我们将为您展示 Xilinx 自适应 RF IP 如何借助 Texas Instruments 射频收发器和 Skyworks SKY66318-21 28dBm PA 实现扩展以解决一些最具挑战性的 4G 和 5G 用例。

【交易技术前沿】加速行情实现,提升金融交易能效——基于FPGA的超低延时行情系统

发表于:11/19/2020 , 关键词: 金融交易, FPGA加速, FPGA交易系统
本文通过介绍基于FPGA 研发的超低延时行情系统,对FPGA 硬件设计与实现、延时性能等内容进行深入剖析,希望有助于交易团队、科技公司等相关方进一步探索FPGA的研究和应用,进而提升交易服务质量、改善投资环境。

解决数据孤岛的联邦学习了解一下?

发表于:11/18/2020 , 关键词: 机器学习, 联邦学习, AI, 每日头条
本次公开课将详细介绍联邦学习,以及针对联邦学习中存在的诸如同态加密、密态运算等复杂计算力问题,结合 FPGA 高并行、高定制、低延迟等特性,分享在联邦学习中具体的 FPGA 加速方案和成果,使得计算性能和效率大幅提升。

Xilinx、Spline.AI、AWS 推出 X 射线分型深度学习模型和参考设计

发表于:11/18/2020 , 关键词: 深度学习, ZCU104, DPU, 每日头条
赛灵思宣布推出全功能医疗 X 射线分型深度学习模型和参考设计套件,这是赛灵思与 Spline.AI 及亚马逊网络服务(AWS)强强携手共同取得的合作成果。这种高性能模型部署在赛灵思 Zynq® UltraScale+™ MPSoC ZCU104 器件之上,并采用了赛灵思深度学习处理器单元(DPU)。该 DPU 是一种软 IP 张量加速器,它的强大功能足以支持运行各种神经网络