跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
掌握多轴机器人技术:详细步骤指南
智多晶高精度PWM控制方案
五项功能可提升边缘端嵌入式 AI 性能
关注小编不迷路,今年 WAIC 看什么?
2020世界人工智能大会, 观展指南来了!! 关注小编不迷路 小编带您逛展会 - 仅限赛灵思展位哈 嘿嘿~ 首先,重磅介绍 —— 7月10日,约摸 12:30 左右 除了关注本次直播演讲会之外,赛灵思展位还有哪些值得期待的节目呢?扫描下方二维码进入赛灵思展位开启咱们的逛吃,逛吃,逛吃的节奏吧~ 扫码进入后,如何找到赛灵思?
2020-07-09 |
WAIC
,
2020世界人工智能大会
Xilinx FIR IP的介绍与仿真
Xilinx FIR IP的介绍与仿真
2020-07-09 |
FIR
,
仿真
VMWare 在 vSphere 上验证 Alveo FPGA 的机器学习推断性能
近期,在推动 IT 基础设施向异构计算转型的过程中,赛灵思与 VMware 展开协作,在 VMware 的云计算虚拟化平台vSphere上测试 FPGA 加速。由于赛灵思 FPGA 越来越广泛地应用于 ML 推断加速,本文将展示的是如何将赛灵思 FPGA 与 VMware vSphere 相结合,在虚拟部署和裸机部署上实现基本相同的高吞吐量、低时延 ML 推断性能。
2020-07-08 |
VMWare
,
vSphere
,
Alveo加速器卡
,
机器学习
,
每日头条
AI 芯片技术、产业及人才现状与未来
7月8日至7月11日,世界人工智能大会(WAIC)首次以线上方式举行,与此同时,我们邀请到赛灵思人工智能业务高级总监姚颂、赛灵思人工智能研发高级总监单羿以及赛灵思学术与创新生态高级经理陆佳华,围绕AI芯片技术与产业发展、AI算法研发趋势及未来法向、AI教育与人才展开深入交流,一窥AI发展的过去、现在与未来。
2020-07-08 |
AI 加速
【吹响竞赛集结号】 Xilinx 隆重推出自适应计算挑战赛,欢迎报名参加!
Xilinx 隆重推出自适应计算挑战赛!比赛要求开发者和初创企业使用 Vitis™ / Vitis™ AI 在 Xilinx 平台上实现算法和应用的硬件加速。开发者冠军将获得 1 万美元奖金,初创企业冠军将获得 10 万美元奖金!
2020-07-08 |
自适应计算
,
硬件加速
,
每日头条
,
赛灵思自适应计算挑战赛
FPGA时序约束之Vivado辅助工具
上面我们讲的都是xdc文件的方式进行时序约束,Vivado中还提供了两种图形界面的方式,帮我们进行时序约束:时序约束编辑器(Edit Timing Constraints )和时序约束向导(Constraints Wizard)。两者都可以在综合或实现后的Design中打开。
2020-07-08 |
FPGA 应用
,
时序约束
,
Vivado
危险了!FPGA可以直接运行GPU代码!
AI初创公司Mipsology正在与Xilinx合作,据说打算让FPGA依靠一个附加命令取代AI加速器中的GPU。Mipsology的“zero effort”软件Zebra可以转换GPU代码,使其能在FPGA上的Mipsology AI计算引擎中运行,同时无需改写任何代码或进行重新训练
2020-07-08 |
FPGA 应用
,
Mipsology
,
Zebra
,
Alveo-U50
【Vivado公开课】7月9日 基础篇: Vivado 一切超乎想象
Vivado® Design Suite HLx 版本可为设计团队提供实现基于 C 的设计、重用优化、IP 子系统重复、集成自动化以及设计收敛加速所需的工具和方法。与 UltraFast™ 高层次生产力设计方法指南相结合,这种特殊组合经过验证,不仅可帮助设计人员以高层次抽象形式开展工作,同时还可促进重复使用,从而可加速生产力。
2020-07-07 |
Vivado-2020.1
AI 助力的图像合规审查系统
移动互联网时代,每时每刻都在产生大量的图像和视频内容,内容提供商面临的主要问题是如何实现对内容的有效过滤,避免不允许的内容被公开。睿视演示了一种基于AI+FPGA的图像过滤方法,使用Xilinx Alveo加速器卡对特定图片/视频内容进行有效实时过滤。
2020-07-07 |
AI算法
,
Alveo加速器卡
,
Alveo-U200
【分享】OpenAMP的RPMSG_ADDR_ANY含义
在OpenAMP的应用程序中,经常看到地址被设置成RPMSG_ADDR_ANY。在通信过程中,为什么可以把源地址、目的地址设置成任意值?这个宏的名字不够清楚,它的本意是让系统自动选择。如果设置源地址为RPMSG_ADDR_ANY,则系统自动选择一个空闲的源地址。
2020-07-07 |
OpenAMP
PCIe系列第三讲、事务层通用 TLP 头结构分析
上一讲说道:“一个完整的TLP由1个或多个TLP Prefix、TLP头、Data Payload和TLP Digest构成”,那么本讲将就谈一谈TLP的头,具体几种事务(存储器读写、配置读写、IO读写、原子操作、消息报文)后面一一分析。
2020-07-07 |
PCIe
【视频】在 Alveo 上的 Vitis 加速开发流程(中文)
欢迎收看本期 Vitis 快速上手视频,我们将重点介绍如何使用 Vitis 在 Alveo 板卡上开发和部署硬件加速应用。Demo 部分会包含 Vitis 图像化界面和命令行流程,并展示如何使用 Xilinx github 加速用例。
2020-07-06 |
Alveo
【分享】ZCU106 MPSoC 功耗优化
不同使用场景,对芯片的性能和功耗要求不一样。为了测试Xilinx MPSoC PS侧的最低功耗,基于ZCU106单板做了功耗优化。为了方便,使用最简单的软硬件环境。软件使用死循环做串口打印,硬件保留了如下模块。
2020-07-06 |
ZCU106
,
功耗优化
FPGA的软核、硬核、固核
现在的FPGA设计,规模巨大而且功能复杂,因此设计的每一个部分都从头开始是不切实际的。一种解决的办法是:对于较为通用的部分可以重用现有的功能模块,而把主要的时间和资源用在设计中的那些全新的、独特的部分。这就像是你在开发应用程序的时候就不用直接去写驱动物理硬件的代码
2020-07-06 |
FPGA设计
用百度大脑EasyDL平台轻松玩转AI
EasyDL是百度大脑推出的定制化AI训练及服务平台,支持面向各行各业有定制AI需求的企业用户及开发者使用。支持从数据管理与数据标注、模型训练、模型部署一站式AI开发流程,通过原始图片、文本、音频、视频类数据经过EasyDL加工、学习、部署可发布为公有云API、设备端SDK、本地化部署及软硬一体产品
2020-07-06 |
EasyDL
,
AI
第一页
前一页
…
242
243
244
…
下一页
末页