FPGA 开发圈 | FPGA 社区

MPSoC EV H.265编解码性能

MPSoC EV 系列支持H.265编解码。在规格中，1080p编解码都可以达到8路1080p30，总体相当于1080p240。使用2018.3 VCU TRD 实际测试，性能更好。按如下测试，编码每路的帧率达到达到45，总体相当于1080p350；解码总体相当于1080p390。编码时，每路的CPU负载在15%左右

2019-03-20 | MPSoC, H.265编解码器

利用Xilinx HLS将C++代码快速部署于FPGA（Cordic算法）

据观察，HLS的发展呈现愈演愈烈的趋势，随着Xilinx Vivado HLS的推出，HLS可以在一定程度上降低FPGA的入门门槛（不用编写RTL代码），也可以在某些场合加速设计与验证（例如在FPGA上实现OpenCV函数），但个人还是喜欢直接从RTL入手，这样可以更好的把握硬件结构

2019-03-20 | Vivado HLS, Cordic算法, FPGA

FPGA实践教程（八）PS与PL共享DDR

很多时候需要PS与PL共享DDR作为global memory，例如卷积之中，PS将weight in与feature写入DDR，然后PL调用DDR进行运算，再将结果写入DDR进行下一次迭代。

2019-03-20 | FPGA实践教程, DDR

【问题描述】：我的 SD 在 SD1 上，没在 SD0 上，所以我不能从这引导。怎样才能把 FSBL 交给 SD？【解决方案】： SD: 1) 在 FSBL main.c 文件中，您可以通过进行以下修改将 BootModeRegister 在第 376 行的值强制设为 SD_MODE： /* * Read bootmode register */ // comment out these... 阅读详情

2019-03-19 | eMMC, SD

ZYNQ Linux操作系统移植说明文档

ZYNQ上面移植Linux操作系统包括四个部分，uboot,devicetree,kernel,ramdisk。其中uboot类似于bios，负责对设备进行简单的初始化，devicetree以树的形式对zynq相连的硬件设备进行描述，kernel是加载的操作系统内核，ramdisk是操作系统启动之后挂载的文件系统。

2019-03-19 | LINUX, 系统移植

Python高手都知道的内置函数，你不知道就low了

python内置了一些非常巧妙而且强大的内置函数，对初学者来说，一般不怎么用到，我也是用了一段时间python之后才发现，哇还有这么好的函数，这个函数都是经典的而且经过严格测试的,可以一下子省了你原来很多事情，代码不仅简洁易读了很多，而且不用自己去闭门造车.既方便了自己又减少了bug

2019-03-19 | python, 函数

【赛灵思技术日演讲PPT下载】：Alveo – 为数据中心注入新的活力

赛灵思大中华区业务拓展总监朱勇在赛灵思技术日上分享《Alveo – 为数据中心注入新的活力》

2019-03-19 | Alveo

Vivado使用技巧（30）：使用时序约束向导

利用该向导可以快速地完成时序约束。时序约束向导会分析网表、时钟网络的连接和已存在的时序约束，给出一些缺少的时序约束的建议。时序约束向导的前11页按照3个目录给出不同种类的时序约束，下表给出一个大致介绍

2019-03-19 | Vivado, 时序约束

【视频】戴姆勒与 Xilinx 开展 AI 合作

来自 Xilinx 的 Ralph Wittig 和戴姆勒 UI 功能高级经理 Volker Entenmann 讨论了他们两年来的全球合作，以及 Xilinx 技术如何助力梅赛德斯-奔驰 CLA 实现全新 MBUX 内部辅助系统的高级 AI 处理功能

2019-03-18 | 戴姆勒, Xilinx, AI

高速运动平台弹速补偿的FPGA实现方法

近年来，现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)技术飞速发展，集成度越来越高，功耗、成本不断降低，特别是在并行处理、流水线设计、可重构等方面具有独一无二的优势，使其逐渐在雷达信号处理领域中占据重要地位。本文使用FPGA对距离徙动校正算法进行了硬件实现，具有实时性高，处理速度快，精度高等特点

2019-03-18 | FPGA

【研讨会】：如何将 Arm® Cortex®-M 处理器与基于 Xilinx FPGA 和 SoC 结合使用

在本次研讨会中，我们将向您展示如何在赛灵思 FPGA 中免费使用 Arm Corex-M1 和 Cortex-M3 软核 IP。同时我们还将一步一步指导您开发一款成功的基于 FPGA 的器件所需的各个步骤，包括集成和软件开发等。而本研讨会最吸引人之处在于：无需 RTL 硬件经验，因为任何人都可以使用赛灵思的免费设计工具。

2019-03-18 | ARM, Cortex-M

ZYNQ SOC 入门基础（二）MIO 实验

ZYNQ7000 系列芯片有54个MIO（multiuse I/O），它们分配在ＧPIO的Bank0和NBank1 隶属于PS的部分，这些IO与PS直接相连。不需要添加引脚约束，MIO信号对PL部分是透明的，不可见。所以对MIO的操作可以看是对纯PS的操作

2019-03-18 | Zynq, GPIO

【Xilinx 技术日上海站】现场演示，先睹为快

除了演讲，赛灵思技术日有哪些现场演示？此次技术日活动共有十多个演示，除了赛灵思自己的演示，还有赛灵思客户和合作伙伴的演示，包括百度，旷视，瑞为，大恒，自行科技，华芯通＋ARM 服务器，目标应用惠及从云到端的各类创新应用。下面就请小编先来秀一秀精彩的现场演示，一享网友们纷至沓来的好奇心吧！

2019-03-15 | 赛灵思技术日

【白皮书下载】用于嵌入式视觉应用的MIPI CSI-2接口

本期白皮书概述了此重要接口在嵌入式视觉领域的重要性，并阐述了它所具备的功能。

2019-03-15 | 嵌入式视觉, MIPI

P4语言典型应用盘点与解析

SDN是网络的未来，P4是SDN的未来，基于openflow的传统SDN专注于可编程的控制平面，数据平面仍然是由固定功能的ASIC组成，也就是说openflow的实现仍然需要配套的芯片支持，openflow是与目标硬件相关的。而P4专注于可编程的数据平面，可以自定义芯片对于数据包的处理方式，添加自己的新功能

2019-03-15 | P4语言, SDN