FPGA 开发圈 | FPGA 社区

解决编译vck190-base-trd遇到的错误"INFO:Buiding libadf.a... /bin/sh: 1: source: not found"

使用命令“sudo dpkg-reconfigure dash”，更改系统默认sh工具为bash，能解决问题

2022-09-01 | VCK190

AMD Pensando DPU通过VMware vSphere 8实现加速数据中心

AMD Pensando高性能分布式服务卡目前已在超级系统厂商、云服务提供商和企业中大规模部署

2022-09-01 | DPU, EPYC处理器, VMWare, 每日头条

AnDAPT针对各种Xilinx UltraScale+ FPGA和自适应片上系统(SoC)应用进行优化的定制解决方案

这些解决方案能够使用单个芯片针对不同的解决方案特性进行编程，可为客户带来易用性、灵活性

2022-08-31 | AnDAPT, UltraScale+FPGA, 电源管理IC

VPK120评估板用户指南

使用本指南开发和评估针对VPK120板上的Versal® ACAP XCVP1202器件的设计。

2022-08-31 | VPK120, 用户指南

如何查看和复制PetaLinux(Yocto)的wic文件中的内容

使用“wic cp”命令,在Linux Host和wic文件的分区之间，复制文件。

2022-08-31 | Petalinux, YOCTO

基于Xilinx的时序分析与约束（2）----基础概念（上）

数字电路根据逻辑功能的不同特点，可以分成两大类：组合逻辑电路与时序逻辑电路

2022-08-31 | 时序分析

AnDAPT为FPGA供电带来领先的完全可编程定制化PMIC方案

AnDAPT 的自适应多轨电源平台 (AmP) PMIC 是基于 SRAM 的可编程电源芯片，此架构是为 FPGA提供纷繁复杂电源轨的门票

2022-08-30 | AnDAPT, FPGA供电, PMIC, 每日头条

Versal Premium系列VPK120评估套件概述

VPK120 评估套件配备 Versal® Premium 系列 VP1202 ACAP，可提供与多种高速连接选项配对的功耗优化型联网内核

2022-08-30 | Versal Premium, VPK120, 每日头条

RTL与HLS强强联合打造FPGA新开发之路

Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS。

2022-08-30 | FPGA, HLS, RTL

JESD204接口调试总结——Xilinx JESD204B数据手册的理解

JESD204B 标准中定义的确定性延迟机制要求多帧大小大于链路上的最大可能延迟。

2022-08-30 | JESD204B, 接口调试

基于Xilinx跨die FPGA的逻辑设计

大家使用xilinx的多die FPGA时，或多或少的都遇到过时序收敛问题，那么对于多die的FPGA我们应该如何做好设计了。

2022-08-29 | 逻辑设计, FPGA

收购两家公司后，AMD推出新型DPU

AMD 正在将其 smartNIC 推广为一种灵活高效的 SOC，它在适当的情况下利用固定逻辑 ASIC 技术

2022-08-29 | AMD, DPU, SmartNIC, 每日头条

FPGA Xilinx HLS hls_math.h库

在HLS中使用ap_fixed数据类型，可以结合硬件特性，很好的控制位宽

2022-08-29 | HLS

Zynq MPSoC裸机多中断运行

如果遇到使用多个中断的情况该如何处理中断函数呢？下面以dma和axi gpio为例进行说明。

2022-08-29 | Zynq-MPSoC

AMD正在加速

AMD将推出smartNIC SoC，基于台积电7nm工艺。

2022-08-26 | SmartNIC

每日头条

Vivado Design Suite 用户指南: 设计分析与收敛技巧

本文档涵盖了如何驱动 AMD Vivado™ Design Suite 来分析和改善您的设计

AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计 CED 示例

本文可让开发者们看懂 AMD Vivado™ Design Tool 2023.2 中的“AMD Versal™ Adaptive SoC CPM PCIE PIO EP 设计”CED 示例。

AMD 以太网设计示例

AMD 提供了支持不同速度的多种以太网 IP。此外，还提供了设计示例供用户用作参考。请参阅以下以太网设计示例列表。

基于VDMA的远程图像采集系统参考设计

本参考设计基于ZYNQ开发板，使用VDMA做原始图像采集系统，在petalinux下做服务器，通过Socket发送图像至Windows或者Linux上位机。

劳特巴赫利用 Zynq 突破嵌入式系统设计极限

劳特巴赫的 PowerDebug 模块设计选用了 AMD Zynq™ UltraScale+™ MPSoC。该器件以优化的异构处理引擎组合形式提供了出色的处理、I/O 和内存带宽

在 Windows 10 上创建并运行 AMD Vitis™ 视觉库示例

本篇文章将演示创建一个使用 AMD Vitis™ 视觉库的 Vitis HLS 组件的全过程。此处使用的是 Vitis Unified IDE。

DPU Fingerprint详解

本文将会详细介绍关于DPU Fingerprint的相关内容，并提供此类校验失败问题的检查手段和解决方案。

如何在Vivado中使用多个仿真集？

Vivado 具有一个功能特性，能够将这些文件便利地排列组合为多个可轻松访问的不同仿真集。本文描述了如何在 Vivado 中使用多个仿真集。