跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
资源和时序优化之一
对于搞FPGA的人来说,资源和时序的优化,应该是一个永恒的话题
2022-08-15 |
时序
一文看懂异步 FIFO 架构(二) 读写时钟独立的异步 FIFO
在本系列的前一部分中,我们看到了如何使用以下方法设计同步 FIFO一个双端口、非寄存输出 RAM。
2022-08-15 |
FIFO
Serdes系列总结——Xilinx serdes IP使用(三)——12G serdes
12.16512G的serdes,一个输入为64bit,输出为64bit的6664B编码的4对serdes例程,参考时钟为122.88MHz
2022-08-12 |
SerDes
FPGA的复位设计
无论是FPGA开发还是芯片开发,其中一个重要的环节就是复位设计,本文主要说明FPGA的复位设计
2022-08-12 |
FPGA复位
Vivado HLS学习(四)
数组在RTL中映射为memory,一般HLS会自动决定最合适的memory,但也支持通过RESOURCE指令具体的memory实现
2022-08-12 |
Vivado HLS
FPGA Xilinx MMCM深入学习
研究7系列MMCME2_ADV原语,看能否自己对MMCME2_ADV封装,这样避免工程在不同器件及版本之间切换
2022-08-12 |
MMCM
如何实现FPGA的可重复性设计
满足设计中的时序要求本身可能很困难,所以生成 100% 可重复的时序设计似乎是不可能的。
2022-08-11 |
FPGA
,
WP361
,
HDL设计
AMD 赛灵思技术助力 ABB Robotics协作机器人
您将了解 AMD 赛灵思的自适应计算技术如何助力开发 ABB Robotics 的最新系列协作机器人 GoFa™。
2022-08-11 |
ABB-Robotics
,
协作机器人
AMD Xilinx 技术日参会指南
8月17日,AMD Xilinx 技术日即将在深圳举行,会议全程均使用微信平台完成,以下注意事项敬请留意
2022-08-11 |
AMD Xilinx 技术日
,
参会指南
ZYNQ PS与PL通信之DMA
本文先介绍集中PL与PS的通信方法,然后重点介绍通过DMA实现PS与PL通信。
2022-08-11 |
Zynq
,
DMA
AnDAPT发布最新FPGA供电解决方案
针对各种Xilinx UltraScale+ FPGA和自适应片上系统(SoC)应用进行优化的定制解决方案
2022-08-10 |
FPGA供电
,
AnDAPT
一文看懂异步 FIFO 架构(一) 单时钟的异步 FIFO
FIFO 通常用于跨时钟域,因此是双时钟设计。换句话说,该设计使用两个时钟
2022-08-10 |
FIFO
如何配置Petalinux工程来从Flash启动Linux Kernel
新版petalinux生成的u-boot是通过boot.scr来加载linux kernel的。如果我们用petalinux工程默认配置和下面命令生成boot image并从flash启动
2022-08-10 |
Petalinux
First-Word Fall-Through(FWFT)读取操作
在查看Xilinx KINTEX-7 FPGA 存储器资源时,你会发现它的FIFO生成器支持两种读选项模式——标准读取操作和FWFT读取操作。
2022-08-10 |
FWFT
,
Kintex-7
Serdes系列总结——Xilinx serdes IP使用(二)——10G serdes
10.1376G的serdes,一个输入为64bit,输出为64bit的6664B编码的4对serdes例程,参考时钟为153.6MHz
2022-08-09 |
SerDes
第一页
前一页
…
109
110
111
…
下一页
末页