跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
掌握多轴机器人技术:详细步骤指南
智多晶高精度PWM控制方案
五项功能可提升边缘端嵌入式 AI 性能
终于等到你!Xilinx 展台如约而至,三大板块圈粉AUTO TECH 2021!
5月的羊城,一路盛开的火红的凤凰花,似乎在代表广州这个年产汽车中国第一的城市,热情迎接来自全国各地的Auto Tech 展商及观众。赛灵思及合作伙伴技术与商务专家云集羊城,希望借助 Auto Tech 这样的行业平台和广州深厚的产业影响力,让赛灵思面向下一代的智能驾驶开发平台和解决方案,赋能更多的创新者。
2021-05-25 |
智能驾驶
,
Auto-Tech
DSP-PYNQ新增对ZCU111和Ultra96的支持!
在PYNQ RFSoCWorkshop之后,Xilinx再次推出DSP-PYNQ,与之前只发布了基于RFSoC2x2开发套件的overlay和notebooks不同,本次发布的工程增加了对ZCU111和Ultra96的支持。
2021-05-25 |
DSP-PYNQ
,
ZCU111
,
Ultra96
Versal ACAP 设计咨询:如果使用 PUF,则 Vcc_pmc 必须连接至 0.7VDC
本答复记录旨在描述在 Versal ACAP 器件上使用物理不可克隆功能 (Physically Unclonable Function,PUF) 时,与 VCC_PMC 电源轨相关的要求。
2021-05-25 |
Versal-ACAP
设计收敛:功耗约束,精确报告功耗估算的最佳实践(中文字幕)
本视频讨论功耗约束以及报告功耗估算的最佳实践。
2021-05-25 |
设计收敛
,
功耗约束
,
功耗估算
【工程师分享】MPSoC VCU Ctrl-SW 2020.2 编码不同Stride的YUV文件
Xilinx提供超低延时编解码方案,并提供了全套软件。MPSoC Video Codec Unit提供了详细说明。其中的底层应用软件是VCU Control-Software(Ctrl-SW)。本文主要说明为Ctrl-SW增加功能,支持不同Stride/Pitch(步长)的YUV文件的编码。
2021-05-24 |
MPSoC
,
视频编解码
,
VCU解码
Versal ACAP,APU - 由于旧负载检测到异步外部异常中止,导致新负载误报同步外部异常中止
在某些条件下,新负载如果复用旧器件负载的分组标识 (GID),则可能报告同步外部异常中止,原因是错误关联旧器件存储器访问所检测到的外部错误。器件负载快速解析完成,并允许后续指令执行时复用 GID。
2021-05-24 |
Versal ACAP
,
APU
设计收敛:提高结果质量 (QoR) 的方法、技巧和诀窍(中文字幕)
本视频将讲解提高结果质量的最新方法窍门与技巧。
2021-05-24 |
设计收敛
,
QoR
TVM学习(十)从relay到TOPI
Lower操作完成从高级算子(relay)到低级算子(TOPI)的转化。Lower开始于以下代码(src/relay/backend/graph_runtime_codegen.cc)
2021-05-24 |
TVM
【工程师分享】MPSoC VCU Ctrl-SW 2020.2 输出NV12的YUV文件
Xilinx提供超低延时编解码方案,并提供了全套软件。MPSoC Video Codec Unit提供了详细说明。其中的底层应用软件是VCU Control-Software(Ctrl-SW)。本文主要说明为Ctrl-SW增加输出NV12视频的功能。
2021-05-21 |
MPSoC
,
VCU
开发者分享 | A53中运行的u-boot可以加载RPU standalone application么?
OpenAMP framework支持standalone和linux环境下加载RPU的程序,但是没有u-boot下面的支持。U-boot下可以把rpu app binary加载到memory,然后用“cpu”命令启动rpu app。这个流程不是官方支持的方法,所以不在支持范围内,这里只做可行性探讨。下面是简单测试过可行的方法。
2021-05-21 |
Zynq-MPSoC
,
A53
【视频】MATLAB® 和 Simulink® 的插件(中文字幕)
本视频将介绍Unified Model Composer和System Generator Tool。
2021-05-21 |
Matlab
,
Simulink
直播 | 如何在Alveo Versal上快速部署AI推断 - VCK5000助力软件/AI开发升级
赛灵思近期推出重磅活动,2495 美元的优惠价购买用于 AI 推断的 VCK5000 Versal™ 开发卡,VCK5000 的计算能力比当前的服务器级 CPU 高 100 倍,MLPerf 推断性能也高于当前的服务器级 GPU,是云加速和边缘计算应用的理想开发平台。
2021-05-21 |
Alveo
,
AI推断
,
VCK5000
,
Versal
开发者分享 | 从已布线设计中提取模块用于评估时序收敛就绪状态
本文旨在提供一种方法,以帮助设计师判断给定模块是否能够在空裸片上达成时序收敛。 如果目标模块无法在空裸片上达成非关联 (OOC) 时序收敛,则恐难以与设计其余部分达成关联性时序收敛。设计师可从完整设计中提取目标模块、对其进行布局规划、约束,然后通过实现工具来运行这些模块,以判断是否能够独立达成时序收敛。
2021-05-20 |
时序收敛
,
Vivado
,
每日头条
浅谈Ultrascale、Ultrascale+ Serdes与7 Series GTX/GTH的区别
在Serdes流行之前,芯片之间的数据传输主要靠低俗串行接口和并行接口,存在诸如传输速率低、占用IO数量多、硬件连接复杂化等弊端。Serdes的出现简化了数据传输接口的硬件设计,大大提升了数据传输的速率和带宽效率。 今天我们来聊一聊7 Series、Ultrascale系列GTH与Ultrascale+ GTY的内部区别。
2021-05-20 |
UltraScale
,
SerDes
,
每日头条
宣布收购后首次发声,赛灵思CEO回答了大家关心的这几个问题
近日,赛灵思总裁兼首席执行官Victor Peng在收购后首次亮相,隔着太平洋与中国媒体交流了后摩尔时代的计算趋势,系统梳理了赛灵思与AMD在数据中心的发展优势以及产品战略,也解答了很多大家关心的这几个问题。
2021-05-20 |
赛灵思
,
Victor-Peng
,
数据中心
,
每日头条
第一页
前一页
…
186
187
188
…
下一页
末页