跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
掌握多轴机器人技术:详细步骤指南
智多晶高精度PWM控制方案
五项功能可提升边缘端嵌入式 AI 性能
从FPGA说起的深度学习(四)
在本文中,我们将实现其余未实现的层:全连接层、池化层和激活函数 ReLU。
2023-03-02 |
FPGA
,
深度学习
Xilinx UltraScale+ RFSoC Gen 1/2 ZU2x/3x 电源和时序
具有该性能水平的 SoC 片上系统需要大电流电源,并且要求电源具有可靠的稳压性能和抖动极低的时钟源
2023-03-01 |
RFSoC
,
DC/DC电源
,
ISL68127
Vivado 开发软件下板验证教程
在之前的学习当中,我们已经学习了Vivado的基本操作,接下来我们将继续学习软件的下板验证过程
2023-03-01 |
Vivado
,
功能验证
科普:FPGA的八种用途
FPGA由可配置逻辑块与可编程互连相结合的网格构成。制造完成后,FPGA还可以重新编程
2023-03-01 |
FPGA
RAM的多种例化和初始化方法
本文所述的内容均以使用Xilinx器件为前提,不需要进行修改
2023-03-01 |
RAM
AMD Xilinx Linux 2022.1 USB Gadget使用
有客户使用Linux中的USB Gadget功能,把MPSoC器件做USB从设备
2023-02-28 |
MPSoC
,
每日头条
,
Linux-2022.1
基于FPGA原型验证系统的图像处理解决方案
视觉是人类最高级别的感知,以视频、图像等形式为信息载体可以创造出丰富多彩的应用
2023-02-28 |
FPGA原型验证
,
图像处理
,
VeriTiger
IOBUF的用法
IOBUF这个原语在Xilinx的原语手册有说明,主要作为三态端口使用
2023-02-28 |
IOBUF
带你快速入门AXI4总线--AXI4-Full篇(3):AXI4-Full接口IP源码仿真分析(Master接口)
接slave接口篇,本文继续打包一个AXI4-Full-Master接口的IP,学习下源码,再仿真看看波形
2023-02-28 |
AXI4总线
,
AXI4-Full
Zynq UltraScale+ RFSoC 的 AXI CDMA Linux 用户空间示例
本文将为您演示如何创建 AXI CDMA Linux 用户空间示例应用
2023-02-27 |
Zynq-RFSoC
,
ZCU111
AMD 谈论堆叠计算和 DRAM
在 ISSCC 2023 上,AMD首席执行官 Lisa Su 博士讨论了堆叠组件以及为什么需要先进的封装来实现未来的 Zettascale 计算
2023-02-27 |
AMD
,
堆叠计算
,
DRAM
FPGA的版本管理
搞FPGA的人可能都遇到过这样的问题:以前对外发布的版本的代码找不到了
2023-02-27 |
FPGA
RFSoC应用笔记 - RF数据转换器(20):API使用指南之配置RFDC工作状态(ADC、DAC均适用)
传递的 Mixer/NCO 设置用于更新相应的块级寄存器。 使用新值更新驱动程序结构体
2023-02-27 |
RFSoC
,
RF数据转换器
,
ADC
AMD TSN方案简介
随着智能制造、工业物联网、大数据的发展,许多工业自动化应用对于延迟和确定性的要求越来越严格
2023-02-24 |
工业自动化
,
TSN
,
每日头条
带你快速入门AXI4总线--AXI4-Full篇(2)----AXI4-Full接口IP源码仿真分析(Slave接口)
本文写AXI4-Full接口。AXI4-Full接口的源码基本与AXI4-Lite接口的源码一致
2023-02-24 |
AXI4-Full
,
AXI4总线
第一页
前一页
…
77
78
79
…
下一页
末页