跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
掌握多轴机器人技术:详细步骤指南
智多晶高精度PWM控制方案
五项功能可提升边缘端嵌入式 AI 性能
MIG 7 系列 - 内部/外部 VREF 指南
对于7 系列 MIG DDR3 设计中须使用内部 VREF 或外部 VREF 的情形,是否有指南?
2023-02-17 |
7系列FPGA
RFSoC应用笔记 - RF数据转换器(18):API使用指南之DAC状态指示函数
本文主要介绍关于RF数据转换器的DAC状态指示函数的相关使用方法
2023-02-17 |
RFSoC
,
RF数据转换器
,
AC
如何使用Xilinx的PCIE IP来产生读写请求
通常我们都会用Modelsim、Questa等工具对工程进行仿真验证
2023-02-16 |
PCIE协议
,
仿真
,
每日头条
带你快速入门AXI4总线--AXI4-Lite篇(3)----XILINX AXI4-Lite接口IP源码仿真分析
在本文我们将生成AXI4-Lite_Master接口的IP来对其解析
2023-02-16 |
AXI4总线
,
AXI4-Lite
,
Master接口
软件定义的直接射频同步采样多频段/多业务收发器
传统的射频收发器采用的是外差式结构。发射或接收的模拟射频信号通过带有本地振荡器的混频器
2023-02-16 |
软件定义
,
收发器
,
XQRVC1902
ZYNQ之AXI简介
本节讨论 PS 和 PL 之间的连接,并探讨如何使用这些连接
2023-02-16 |
Zynq
,
AXI
Ivo Bolsens:推理的时代
未来面向边缘和云端无处不在的 AI 架构逐步走向统一与可扩展
2023-02-15 |
机器学习
,
数据中心
,
AI
,
每日头条
Zynq 助力释放量子计算潜力
Zynq 器件集成了用于生成 RF 信号的关键子系统,进而提供了出色的光谱纯度和时延
2023-02-15 |
Zynq
,
量子计算
从FPGA说起的深度学习(三)
在这篇 C++ 实现的第一篇文章中,我们开始针对卷积层的 C++ 实现
2023-02-15 |
FPGA
,
深度学习
Vivado 生成BOOT.BIN
ADD 添加要合并的文件,第一个是fsbl的elf文件
2023-02-15 |
Vivado
如何使用1G/10G/25GSwitching以太网IP切换速率
本文介绍1G/10G/25G Switching以太网IP的手动和自动两种切换速率的原理和方法
2023-02-14 |
以太网IP
,
每日头条
2022.2(和更低)版本的 Vivado:Versal XPIO IOLOGIC 可能将捕获时钟反相
Versal XPIO IOLOGIC 包含 IDDR、IFD、IDELAY、ODDR、OFD 和 ODELAY
2023-02-14 |
Vivado
,
Versal
RFSoC应用笔记 - RF数据转换器(17):API使用指南之ADC状态指示函数
本文主要介绍关于RF数据转换器的ADC状态指示函数的相关使用方法。
2023-02-14 |
RFSoC
,
RF数据转换器
,
ADC
(更新)FPGA的工作电流能有多大?
众所周知,中高端FPGA的电源中有两大耗电大户
2023-02-14 |
FPGA电流
,
Zynq-MPSoC
提高Xilinx FPGA Flash下载速度
最近在编写完FPGA逻辑,成功生成.bin文件后,发现将数据流文件烧写到Flash时间过长
2023-02-13 |
FPGA配置
第一页
前一页
…
78
79
80
…
下一页
末页